[发明专利]集成埋入式柔性电子元器件的制备方法在审
申请号: | 201810801254.1 | 申请日: | 2018-07-21 |
公开(公告)号: | CN108963074A | 公开(公告)日: | 2018-12-07 |
发明(设计)人: | 李能彬 | 申请(专利权)人: | 李能彬 |
主分类号: | H01L49/02 | 分类号: | H01L49/02;G03F7/16;G03F7/20;G03F7/30 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 361000 福建省厦*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 柔性电子器件 制备 蚀刻 柔性电子 埋入式 元器件 空间结构参数 柔性基底 集成电路 | ||
本发明公开了一种集成埋入式柔性电子元器件的制备方法,该方法包括:依据柔性电子器件的空间结构参数在柔性基底上蚀刻出所述柔性电子器件。该方法依据不同的柔性电子器件的空间结构参数,按照柔性电子器件的高度由高至低的顺序依次在柔性基底上蚀刻出所述柔性电子器件。从而能够对不同类型的柔性电子器件同批次蚀刻,以及可以实现柔性电子器件集成电路的整体制备,显著提升了柔性电子器件的制备效率,尤其适合制备埋入式柔性电子元器件。
技术领域
本发明涉及半导体器件领域,具体涉及一种集成埋入式柔性电子元器件的制备方法。
背景技术
随着电子技术的发展,半导体制程进入10纳米的生产工艺,主动式电子元件的集成度随之大幅提升,随着电子产品设备外形尺寸的小型化轻薄化和多功能化发展的要求,在电路板上相对应搭配主动元件的电子器件电阻.电容.电感等需求量更是大幅增长,目前已经成为制约电子产品设备小型化轻薄化的一个关键因素。如在典型的电路板生产中,做为电子电路基本要素且价格比不足3%的电子器件电阻、电容、电感等占据了电路板40%以上的空间,随着半导体制程能力的提升,使相同体积内的主动元件数大增,与其配套的电子器件数量大幅增加外,如何在有限的电路板面积上提高电子器件的数量,最大化提高电子器件的集中度,并改善电子产品的电磁干扰特性,从成本角度来看,总成本与电子器件数量成正比关系,因此在大量电子器件使用的前提下,如何去降低电子器件的成本及空间,甚至提高电子器件的性能,是当前最重要的课题之一。
蚀刻电子器件是利用化学感光材料的光敏特性,在基体金属基片两面均匀涂敷感光材料采用光刻方法,将胶膜板上栅网产显形状精确地复制到金属基片两面的感光层掩膜上通过显影去除未感光部分的掩膜,将裸露的金属部分在后续的加工中与腐蚀液直接喷压接触而被蚀除,最终获取所需的几何形状及高精度尺寸的电子器件。
目前,蚀刻电子器件的制备方法大都是针对某一特定类型的电子器件进行批量制作。当需要不同的电子器件时,需要分别对不同的电子器件进行制作,程序复杂,制备周期长。
发明内容
本发明提供了一种柔性电子器件蚀刻制备方法,可以实现对不同类型的柔性电子器件同批次蚀刻,以及可以实现柔性电子器件集成电路的整体制备,显著提升了柔性电子器件的制备效率。
本发明解决其技术问题的所采用的技术方案是:
集成埋入式柔性电子元器件的制备方法,该方法包括:依据柔性电子器件的空间结构参数在柔性基底上蚀刻出所述柔性电子器件。空间结构参数包括柔性电子器件的三维尺寸结构参数。
在一实施例中,所述方法还包括:依据不同的柔性电子器件的空间结构参数,按照柔性电子器件的高度由高至低的顺序依次在柔性基底上蚀刻出所述柔性电子器件。
在一实施例中,所述蚀刻为单面蚀刻或者双面蚀刻。
在一实施例中,所述蚀刻包括如下步骤:
依据电子器件的空间结构参数在柔性基底上涂敷感光膜;
将柔性基底曝光;
用显影剂去除未感光的感光膜;
用蚀刻液蚀刻柔性基底产生柔性电子器件。
在一实施例中,所述蚀刻还包括:在蚀刻完成后去除感光膜的步骤。
在一实施例中,所述方法还包括对所述柔性电子器件先进行化学镀再进行电镀的步骤。
在一实施例中,所述柔性电子器件可以选自柔性电阻、柔性电容或柔性电感中的一种或多种的集成。
在一实施例中,所述柔性基底具有不同材料层的堆叠结构。
在一实施例中,所述柔性基底为聚合物纳米复合绝缘基材。
本技术方案与背景技术相比,它具有如下优点:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于李能彬,未经李能彬许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810801254.1/2.html,转载请声明来源钻瓜专利网。