[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，包括：

输入电路，具有信号输入端，所述输入电路连接至所述移位寄存器单元的上拉节点，被配置成将所述信号输入端接收的输入信号输出至所述上拉节点；

输出电路，具有信号输出端和接收时钟信号的时钟信号输入端，所述输出电路连接至上拉节点，所述输出电路被配置成在时钟信号的控制下在所述信号输出端输出栅极驱动信号；

第一复位电路，具有用于接收第一复位信号的第一复位信号端，所述第一复位电路连接至所述上拉节点和提供第一电平电压的第一电平端，被配置成在第一复位信号的控制下将所述上拉节点复位至第一电平；

第一下拉控制电路，具有用于接收第一控制信号的第一控制信号端，所述第一下拉控制电路分别连接至所述上拉节点、第一下拉节点和所述信号输出端，所述第一下拉控制电路被配置成在第一控制信号的控制下控制所述上拉节点和信号输出端的电平；以及

第一波形控制电路，具有接收第二控制信号的第二控制信号端，所述第一波形控制电路连接至所述第一下拉节点，所述第一波形控制电路被配置成在第二控制信号的控制下控制所述第一下拉节点的电压信号波形，使得在上拉节点的电位下降之前所述第一下拉节点的电位保持为第一电平；以及

第二波形控制电路，所述第二波形控制电路连接至所述输入信号端和所述第一下拉节点，所述第二波形控制电路被配置成在所述输入信号的控制下控制所述第一下拉节点的电压信号波形；

其中，所述第一波形控制电路包括第一晶体管，第一晶体管的栅极连接至所述第二控制信号端，第一极连接至所述第一电平端，第二极连接至所述第一下拉节点；

其中，所述第二波形控制电路包括第二晶体管，第二晶体管的栅极连接至所述输入信号端，第一极连接至所述第一电平端，第二极连接至所述第一下拉节点。

2.根据权利要求1所述的移位寄存器单元，还包括第二下拉控制电路，第二下拉控制电路具有用于接收第三控制信号的第三控制信号端，所述第二下拉控制电路连接至所述上拉节点、第二下拉节点和所述信号输出端，所述第二下拉控制电路被配置成在第三控制信号的控制下控制所述上拉节点和信号输出端的电平。

3.根据权利要求2所述的移位寄存器单元，其中，所述第一波形控制电路还连接至所述第二下拉节点，所述第一波形控制电路被配置成在第二控制信号的控制下控制所述第二下拉节点的电压信号波形。

4.根据权利要求3所述的移位寄存器单元，其中，所述第一波形控制电路还包括第三晶体管，第三晶体管的栅极连接至所述第二控制信号端，第一极连接至所述第一电平端，第二极连接至所述第二下拉节点。

5.根据权利要求2所述的移位寄存器单元，其中，所述第二波形控制电路还连接至所述第二下拉节点，所述第二波形控制电路被配置成在输入信号的控制下控制所述第二下拉节点的电压信号波形。

6.根据权利要求5所述的移位寄存器单元，其中，所述第二波形控制电路还包括第四晶体管，第四晶体管的栅极连接至所述输入信号端，第一极连接至所述第一电平端，第二极连接至所述第二下拉节点。

7.根据权利要求1所述的移位寄存器单元，其中，所述输出电路包括第五晶体管、第六晶体管和第一电容；

第五晶体管的栅极连接至所述上拉节点，第一极连接至所述时钟信号端，第二极连接至所述信号输出端；

第六晶体管的栅极连接至所述上拉节点，第一极连接至所述时钟信号端，第二极连接至第二信号输出端；以及

所述第一电容的第一端连接至所述第五晶体管的栅极，第二端连接至所述信号输出端。

8.根据权利要求1至7之一所述的移位寄存器单元，还包括第二复位电路，具有用于接收第二复位信号的第二复位信号端，所述第二复位电路连接至所述上拉节点和所述信号输出端，被配置成在第二复位信号的控制下将所述上拉节点和所述信号输出端复位至第一电平。