[发明专利]时序电路

说明书

本发明提供了一种时序电路，所述时序电路包括第一门电路、第二门电路和输出电路。所述第一电路基于输入信号、输入时钟信号和第二信号生成第一信号。所述第二电路通过对所述第一信号和与所述输入时钟信号反相的反相时钟信号执行NOR运算来生成内部时钟信号，并且基于所述内部时钟信号和所述输入信号生成所述第二信号。所述输出电路基于所述第二信号生成输出信号。可以通过经由所述第一电路与所述第二电路之间的相互控制来增加负建立时间，从而提高所述时序电路和包括所述时序电路的集成电路的运行速度，所述负建立时间反映在所述输入时钟信号转变之后的所述输入信号的转变。

相关申请的交叉引用

本申请要求于2017年9月6日在韩国知识产权局提交的韩国专利申请No.10-2017-0114032的优先权，其公开内容通过引用整体地并入在本文中。

技术领域

与本发明构思的示例实施例一致的装置总体上涉及半导体集成电路，并且更具体地，涉及一种具有增加的负建立时间的时序电路。

背景技术

时序电路包括在半导体集成电路中广泛地使用的触发器、集成时钟门控电路等。因为时序电路的运行速度直接地影响半导体集成电路的运行速度，所以需要开发高速时序电路。

发明内容

一些示例实施例可以提供一种具有高运行速度的时序电路。

一些示例实施例可以提供一种除了具有高运行速度之外还具有高效扫描测试功能的时序电路。

根据示例实施例，提供了一种时序电路，所述时序电路可以包括第一门电路、第二门电路和输出电路。所述第一电路基于输入信号、输入时钟信号和第二信号生成第一信号。所述第二电路通过对所述第一信号和与所述输入时钟信号反相的反相时钟信号执行NOR运算来生成内部时钟信号，并且基于所述内部时钟信号和所述输入信号生成所述第二信号。所述输出电路基于所述第二信号生成输出信号。

根据示例实施例，提供了一种时序电路，所述时序电路可以包括第一门电路、第二门电路和输出电路。所述第一电路基于扫描输入信号、输入数据信号、扫描使能信号、输入时钟信号和第二信号生成第一信号。所述第二电路通过对所述第一信号和与所述输入时钟信号反相的反相时钟信号执行NOR运算来生成内部时钟信号，并且基于所述内部时钟信号、所述输入数据信号和所述扫描使能信号生成所述第二信号。所述输出电路基于所述第二信号生成输出信号。

根据示例实施例，提供了一种时序电路，所述时序电路可以包括第一门电路、第二门电路和输出电路。所述第一电路基于时钟使能信号、输入时钟信号和第二信号生成第一信号。所述第二电路通过对所述第一信号和与所述输入时钟信号反相的反相时钟信号执行NOR运算来生成内部时钟信号，并且基于所述内部时钟信号和所述时钟使能信号生成所述第二信号。缓冲器通过缓冲所述第二信号来生成输出时钟信号。

根据示例实施例的时序电路可以通过所述第一电路与所述第二电路之间的相互控制而具有增加的负建立时间，负建立时间反映在所述输入时钟信号的转变之后的所述输入信号的转变，并且因此，可以提高所述时序电路和包括所述时序电路的集成电路的运行速度。

根据示例实施例的时序电路可以在所述第二电路中的数据传送路径上仅包括单级门电路以减小数据输出延迟，并且因此，可以提高所述时序电路和所述集成电路的运行速度。

根据示例实施例的时序电路可以将扫描测试路径的延迟时间设定为比正常路径的延迟时间长，并且因此，可以高效地支持扫描测试。

附图说明

从结合附图的以下详细描述中，将更清楚地理解本发明构思的示例实施例。

图1是例示了根据示例实施例的时序电路的框图。

图2A和图2B是用于描述根据示例实施例的时序电路的负建立时间的图。