[发明专利]一种加入随机扰动的多相时钟生成电路

权利要求书

1.一种加入随机扰动的多相时钟生成电路，其特征在于，该时钟生成电路包括主时钟模块、随机信号生成模块和buffer矩阵开关模块；

所述主时钟模块用于生成N条多相时钟信号；

所述buffer矩阵开关模块用于在所述随机信号生成模块输出的随机控制信号控制下，对输入的所述N条多相时钟信号的传输路径进行随机切换，输出N条加入随机扰动的多相时钟信号；

所述buffer矩阵开关模块包括输入开关矩阵、输出开关矩阵和N+ΔN个相同结构的buffer电路；其中，

所述输入开关矩阵包括N列开关矩阵单元I，每列开关矩阵单元I包括N+ΔN个具有一输入端和一输出端的开关单元I；

所述输出开关矩阵包括N列开关矩阵单元II，每列开关矩阵单元II包括N+ΔN个具有一输入端和一输出端的开关单元II；

每个所述开关单元I的输入端连接构成开关矩阵单元I的输入端，第k条多相时钟信号与所述输入开关矩阵的第k列开关矩阵单元I的输入端相连，每列所述开关矩阵单元I的第m行开关单元I的输出端与第m个buffer电路的输入端相连，其中k为[1,N]的整数，m为[1,N+ΔN]的整数，ΔN为大于零的整数；

所述第m个buffer电路的输出端分别与每列所述开关矩阵单元II的第m行开关单元II的输入端相连，每个所述开关单元II的输出端连接构成开关矩阵单元II的输出端；

或，所述buffer矩阵开关模块包括输入开关矩阵、输出开关矩阵和N+ΔN个相同结构的buffer电路；其中，

所述输入开关矩阵包括N+ΔN列开关矩阵单元I，每列开关矩阵单元I包括N+ΔN个具有一输入端和一输出端的开关单元I；

所述输出开关矩阵包括N列开关矩阵单元II，每列开关矩阵单元II包括N+ΔN个具有一输入端和一输出端的开关单元II；

每个所述开关单元I的输入端连接构成开关矩阵单元I的输入端，第k条多相时钟信号与所述输入开关矩阵的第k列开关矩阵单元I的输入端相连，每列所述开关矩阵单元I的第m行开关单元I的输出端与第m个buffer电路的输入端相连，其中k为[1,N]的整数，m为[1,N+ΔN]的整数，ΔN为大于零的整数；

第N+1到第N+ΔN列所述开关矩阵单元I中的每个所述开关单元I的输入端接0电平，第N+1到第N+ΔN列所述开关矩阵单元I的第m行开关单元I的输出端与第m个buffer电路的输入端相连；

所述第m个buffer电路的输出端分别与每列所述开关矩阵单元II的第m行开关单元II的输入端相连，每个所述开关单元II的输出端连接构成开关矩阵单元II的输出端。

2.根据权利要求1所述的一种加入随机扰动的多相时钟生成电路，其特征在于，该时钟生成电路还包括延时线模块，用于对主时钟模块生成的所述N条多相时钟信号的相位进行预修调；buffer矩阵开关模块用于在所述随机信号生成模块输出的随机控制信号控制下，对经过延时线模块预修调后的N条多相时钟信号的传输路径进行随机切换，输出N条加入随机扰动的多相时钟信号。

3.根据权利要求2所述的一种加入随机扰动的多相时钟生成电路，其特征在于，所述随机信号生成模块生成(N+ΔN)×N的控制信号矩阵，同时属于控制信号矩阵中的第m行第k列的控制信号控制输入开关矩阵中第k列开关矩阵单元I中的第m行开关单元I的通断；

同时属于控制信号矩阵中的第m行第k列的控制信号控制输出开关矩阵中第k列矩阵单元II中的第m行开关单元II的通断。

4.根据权利要求3所述的一种加入随机扰动的多相时钟生成电路，其特征在于，所述控制信号矩阵中的控制信号由‘1’和‘0’表示，‘1’代表开关闭合控制，‘0’代表开关断开控制；控制信号矩阵中的控制信号满足如下条件：控制信号矩阵中的每一列的列向量求和结果均为1，其中,N行的行向量求和结果等于1，ΔN行的行向量求和结果等于0。