[发明专利]用于及具有物理不可克隆功能的集成电路

权利要求书

1.一种用于物理不可克隆功能的集成电路，其特征在于，所述集成电路包括：

第一物理不可克隆功能单元及第二物理不可克隆功能单元，基于逻辑门的阈值电平来分别输出具有唯一电平的第一单元信号及第二单元信号；以及

组合电路，包括用于基于所述第一单元信号及所述第二单元信号来产生第一组合信号的第一级，其中所述第一物理不可克隆功能单元及所述第二物理不可克隆功能单元分别包括第一逻辑门及第二逻辑门，所述第一逻辑门及所述第二逻辑门分别输出所述第一单元信号及所述第二单元信号，其中所述组合电路包括接收所述第一单元信号及所述第二单元信号并输出所述第一组合信号的第三逻辑门，且其中所述第三逻辑门具有与所述第一逻辑门及所述第二逻辑门中的每一者相同的结构，

其中所述第一物理不可克隆功能单元及所述第二物理不可克隆功能单元的每一个包括第四逻辑门，所述第四逻辑门产生具有所述第四逻辑门的阈值电平的信号。

2.根据权利要求1所述的集成电路，其特征在于，

所述第一物理不可克隆功能单元及所述第二物理不可克隆功能单元分别基于被去激活的第一使能信号及被去激活的第二使能信号来分别输出具有第一逻辑电平的所述第一单元信号及所述第二单元信号，且

所述第三逻辑门产生与具有所述第一逻辑电平的输入信号独立的所述第一组合信号。

3.根据权利要求2所述的集成电路，其特征在于，所述第一逻辑门及所述第二逻辑门分别接收所述第一使能信号及所述第二使能信号。

4.根据权利要求3所述的集成电路，其特征在于，

所述第一逻辑门到所述第三逻辑门是与非门，且

所述被去激活的第一使能信号及所述被去激活的第二使能信号的电平是逻辑低。

5.根据权利要求3所述的集成电路，其特征在于，

所述第一逻辑门到所述第三逻辑门是或非门，且

所述被去激活的第一使能信号及所述被去激活的第二使能信号的电平是逻辑高。

6.根据权利要求3所述的集成电路，其特征在于，

所述第一逻辑门到所述第三逻辑门中的每一者包括具有第一输入及第二输入的双输入逻辑门，

所述第三逻辑门分别通过所述第一输入及所述第二输入接收所述第一单元信号及所述第二单元信号，

所述第一物理不可克隆功能单元的所述第一逻辑门及所述第二逻辑门中的每一者通过所述第二输入接收所述第一使能信号，且

所述第二物理不可克隆功能单元的所述第一逻辑门及所述第二逻辑门中的每一者通过所述第一输入接收所述第二使能信号。

7.根据权利要求2所述的集成电路，其特征在于，所述第一物理不可克隆功能单元包括：

开关，基于被激活的第一使能信号来允许将电力供应到所述第一物理不可克隆功能单元的所述第四逻辑门并基于所述被去激活的第一使能信号来阻止将电力供应到所述第一物理不可克隆功能单元的所述第四逻辑门。

8.根据权利要求1所述的集成电路，其特征在于，

所述组合电路接收包括所述第一单元信号及所述第二单元信号的多个单元信号，

所述组合电路的所述第一级产生与所述多个单元信号中具有第一逻辑电平的单元信号独立的多个第一组合信号，

所述组合电路包括第二级，所述第二级基于所述第一组合信号来产生与所述多个第一组合信号中具有第二逻辑电平的第一组合信号独立的至少一个第二组合信号，且

所述第二逻辑电平与所述第一逻辑电平不相同。

9.根据权利要求8所述的集成电路，其特征在于，

当所述第一逻辑电平是逻辑高时，所述组合电路的所述第一级包括用作所述第三逻辑门的多个与非门且所述组合电路的所述第二级包括至少一个或非门，且

当所述第二逻辑电平是逻辑低时，所述组合电路的所述第一级包括用作所述第三逻辑门的多个或非门且所述组合电路的所述第二级包括至少一者与非门。