[发明专利]用于灵活电子接口的装置和关联方法

权利要求书

1.一种半导体系统，包括：

动态随机存取存储器(DRAM)，位于设置在插入体上方的第一半导体裸片中；

互连，其中，所述互连包括在至少所述第一半导体裸片和设置在所述插入体上方的第二半导体裸片之间耦合的多条信号线；以及

设置在所述第二半导体裸片中的现场可编程门阵列（FPGA）的至少一部分，其中所述FPGA包括：

硬化控制器，被设置为控制所述DRAM的操作；以及

灵活布线电路，与所述硬化控制器和所述FPGA中的电路通信地耦合，

其中，所述灵活布线电路被设置为将数据信号从所述FPGA中的所述电路路由到所述DRAM，从所述DRAM路由到所述FPGA中的所述电路，或从所述FPGA中的所述电路路由到所述DRAM并从所述DRAM路由到所述FPGA中的所述电路，并且其中，所述灵活布线电路被设置为选择性地实现所述DRAM和所述FPGA中的所述电路之间的信号路径。

2.根据权利要求1所述的半导体系统，包括设置在所述第二半导体裸片上方的第三半导体裸片中的附加DRAM，其中，所述互连包括在至少所述第三半导体裸片和所述第二半导体裸片之间耦合的附加多条信号线。

3.根据权利要求1所述的半导体系统，包括设置在所述第一半导体裸片上方的第三半导体裸片中的附加FPGA，其中，所述互连包括在至少所述第一半导体裸片和所述第三半导体裸片之间耦合的附加多条信号线。

4.根据权利要求1所述的半导体系统，其中，所述灵活布线电路包括多路复用器，其中，所述多路复用器被配置为至少部分基于所述数据信号通过多路复用实现所述DRAM和所述FPGA中的所述电路之间的信号路径。

5.根据权利要求1所述的半导体系统，其中，所述硬化控制器或所述灵活布线电路中的一个或两个包括物理接口。

6.根据权利要求1所述的半导体系统，其中，所述灵活布线电路被配置为至少部分地基于所述数据信号选择性地实现所述DRAM和所述FPGA中的所述电路之间的信号路径。

7.根据权利要求1所述的半导体系统，其中，所述互连包括微凸点。

8.根据权利要求1所述的半导体系统，其中，所述DRAM被配置为根据协议进行操作，并且其中，所述硬化控制器被设置为至少部分地基于所述协议控制所述DRAM的操作。

9.根据权利要求1所述的半导体系统，其中，所述灵活布线电路包括与第二灵活布线电路布置在一列的第一灵活布线电路。

10.根据权利要求1所述的半导体系统，其中，所述FPGA中的所述电路包括可编程逻辑电路。

11.一种制造半导体设备的方法，包括:

将集成电路器件至少部分地设置在第一半导体裸片中；

将第二电路设置在第二半导体裸片中；

将互连通信地耦合到至少所述第一半导体裸片和所述第二半导体裸片；

将布线电路通信地耦合到所述集成电路器件中的第一电路，其中，所述布线电路被设置为：选择一组数据信号的子集；以及将所述一组数据信号的所述子集从所述第一电路路由到所述第二电路；以及

将硬化控制器通信地耦合在所述布线电路和所述互连之间，其中，所述第一电路通过所述布线电路、所述硬化控制器和所述互连通信地耦合到所述第二电路。

12.根据权利要求11所述的方法，包括将所述第一半导体裸片和所述第二半导体裸片设置在插入体上。

13.根据权利要求11所述的方法，其中，所述集成电路器件包括现场可编程门阵列。

14.根据权利要求11所述的方法，其中，动态随机存取存储器(DRAM)器件包括所述第二电路。