[发明专利]输入缓冲器及具有其的芯片

权利要求书

1.一种输入缓冲器，其特征在于，包括：

第一缓冲模块(10)，所述第一缓冲模块(10)与输入引脚连接，并根据所述输入引脚输入的电压值和预设的第一电压阈值输出第一数字信号；

第二缓冲模块(20)，所述第二缓冲模块(20)与所述输入引脚连接，并根据所述输入引脚的电压值、预设的第二电压阈值、预设的第三电压阈值输出第二数字信号和第三数字信号；

所述第一缓冲模块(10)和/或所述第二缓冲模块(20)根据所述第一数字信号、第二数字信号和第三数字信号，确定输出状态码中第一码位和第二码位的值，其中，所述第一电压阈值介于所述第二电压阈值和所述第三电压阈值之间。

2.根据权利要求1所述的输入缓冲器，其特征在于，所述第一缓冲模块(10)根据所述第一数字信号确定所述输出状态码中所述第一码位的值，所述第二缓冲模块(20)根据所述第一数字信号、第二数字信号和第三数字信号，确定输出状态码中第二码位的值。

3.根据权利要求2所述的输入缓冲器，其特征在于，

当所述第一数字信号指示所述输入引脚的电压值大于所述第一电压阈值时，所述第一码位的值为第一状态值；

当所述第一数字信号指示所述输入引脚的电压值小于所述第一电压阈值时，所述第一码位的值为第二状态值。

4.根据权利要求3所述的输入缓冲器，其特征在于，所述第三电压阈值大于所述第二电压阈值，

若所述第三数字信号指示所述输入引脚的电压值大于所述第三电压阈值，则所述第二码位的值为第一状态值；

若所述第三数字信号指示所述输入引脚的电压值小于所述第三电压阈值、且所述第一数字信号指示所述输入引脚的电压值大于所述第一电压阈值，则所述第二码位的值为第二状态值；

若所述第一数字信号指示所述输入引脚的电压值小于所述第一电压阈值、且所述第二数字信号指示所述输入引脚的电压值大于所述第二电压阈值，则所述第二码位的值为第一状态值；

若所述第二数字信号指示所述输入引脚的电压值小于所述第二电压阈值，则所述第二码位的值为第二状态值。

5.根据权利要求2所述的输入缓冲器，其特征在于，所述第二缓冲模块(20)包括比较单元，所述比较单元与所述输入引脚连接，用于将所述输入引脚的电压值分别与第二电压阈值和第三电压阈值比较，并根据比较结果输出所述第二数字信号和第三数字信号。

6.根据权利要求5所述的输入缓冲器，其特征在于，所述比较单元包括第一比较子单元(21)，所述第一比较子单元(21)用于比较所述输入引脚的电压值以及所述第二电压阈值，根据比较结果输出所述第二数字信号。

7.根据权利要求6所述的输入缓冲器，其特征在于，所述第一比较子单元(21)包括第一NMOS管和第一电压比较电路，所述第一NMOS管的源极与所述输入引脚连接，栅极与所述第一电压比较电路连接，漏极用于输出所述第二数字信号。

8.根据权利要求7所述的输入缓冲器，其特征在于，所述第一比较电路包括：

第一电流源和第二电流源，所述第一电流源和第二电流源并联设置；

第二NMOS管，所述第二NMOS管的漏极和栅极均与所述第一电流源和所述第二电流源连接，且所述第二电流源通过第一控制开关与所述第二NMOS管连接，所述第二NMOS管的源极通过第一电阻接地。

9.根据权利要求5所述的输入缓冲器，其特征在于，所述比较单元包括第二比较子单元(22)，所述第二比较子单元(22)用于比较输入引脚的电压值以及第三电压阈值，根据比较结果输出所述第三数字信号。

10.根据权利要求9所述的输入缓冲器，其特征在于，所述第二比较子单元(22)包括第一PMOS管和第二电压比较电路，所述第一PMOS管的源极与所述输入引脚连接，栅极与所述第二电压比较电路连接，漏极用于输出所述第三数字信号。