[发明专利]一种上升沿加速电路及安装有该加速电路的总线电路

说明书

本发明公开了一种上升沿加速电路及安装有该加速电路的总线电路，涉及模拟集成电路领域，上升沿加速电路包括上升沿检测电路和开关电路，上升沿检测电路用于检测总线的上升沿状态；所述开关电路包括一供电电源和开关，所述供电电源和总线通过所述开关相连接，且所述开关与上升沿检测电路相连，所述上升沿检测电路根据检测到的总线的上升沿状态控制所述开关打开或闭合。本发明提供的上升沿加速电路，加快上升沿，降低过大的寄生电容对总线信号质量的影响。

技术领域

本发明涉及模拟集成电路设计领域，具体涉及一种上升沿加速电路及安装有该加速电路的总线电路。

背景技术

串行接口技术包括两线串行接口和三线串行接口，其中，两线串行接口技术广泛存在于各种通讯电子设计仪表和设备中，最常见的两线串行接口技术有如I2C，SMBUS，SPI等。

参见图1所示的两线串行总线电路，两线串行接口均为总线连接，即一个两线串行总线上通常总是有一个主机和多个从机。总线中，SCL代表时钟信号，SDA代表数据信号，SCL和SDA是双向通信总线，总线在某一个时刻，只会被某一个主机或者某一个从机所占用，SCL和SDA有可能是被主机驱动，信号发生变化，也有可能是被从机驱动，而发生变化。总线被驱动时，通常是处于低电平，而总线不被驱动时，是通过电阻上拉到电源的，为高电平。并且，在两线串行总线电路中，总线上有寄生电容。

然而，在实际应用中，由于总线的布线距离较长时，或者总线上连接的从机过多，使得线路的寄生电容也会随之增大，进而严重影响总线的信号质量。

参见图2所示，当寄生电容为正常值时，该电路信号上升沿的变化如图2中实线所示，当寄生电容过大，此时该电路信号上升沿的变化如图2中虚线所示，导致SCL和SDA的信号上升和下降时间增加，影响信号质量，严重的会导致数据错误。

通常，总线上的总的寄生电容与上拉电阻的乘积的大小决定了总线可以工作的最高信号速率。因此，用户为了提升信号速率，现有技术中，通过减小上拉电阻的方式，来加快上升沿。该方法的直接效果就是减小了总线寄生电容和上拉电阻的乘积大小，从而提升了总线可以工作的信号速率上限。

但是，一方面，当总线被拉低时，有较大的电流从电源通过上拉电阻流到地，造成功耗明显升高和能量的浪费，另一方面，参见图3的实线所示，小的上拉电阻会引起总线低电平电位升高，例如从0.1V上升到0.3V，降低了低电平噪声容限，严重的会导致系统高低电平误判。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种上升沿加速电路，当总线被释放后，加速电流主导对寄生电容充电，明显加快信号上升沿，降低过大的寄生电容对总线信号质量的影响。

为达到以上目的，本发明采取的技术方案是：

一种上升沿加速电路，包括：

一上升沿检测电路，其用于检测总线的上升沿状态；

一开关电路，所述开关电路包括一供电电源和开关，所述供电电源和总线通过所述开关相连接，且所述开关与上升沿检测电路相连，所述上升沿检测电路根据检测到的总线的上升沿状态控制所述开关打开或闭合。

在上述技术方案的基础上，所述上升沿检测电路包括一比较器、一反向延时模块和一或门，所述反向延时模块用于将所述比较器的输出信号进行反向延时后输出给所述或门，所述比较器的正向输入端连接一阈值电压，所述比较器的反向输入端连接总线，所述比较器的输出端分别连接所述反向延时模块的输入端和所述或门的一输入端，所述反向延时模块的输出端连接所述或门的另一输入端。

在上述技术方案的基础上，所述开关为第一场效应管，所述第一场效应管的栅极与所述上升沿检测电路相连，所述第一场效应管的源极与所述供电电源相连，所述第一场效应管的漏极与总线相连。