[发明专利]一种实现控制器复位的系统及方法

权利要求书

1.一种实现控制器复位的系统，其特征在于，所述系统包括：

第一控制器以及第二控制器；所述第一控制器包括第一控制单元以及第一可编程逻辑器件，所述第二控制器包括第二控制单元以及第二可编程逻辑器件；所述第一控制单元与所述第一可编程逻辑器件相连，所述第二控制单元与所述第二可编程逻辑器件相连；所述第一控制单元与所述第二控制单元相连，所述第一可编程逻辑器件与所述第二可编程逻辑器件相连；

所述第二控制单元，用于向所述第一控制单元发送心跳信号；

所述第一控制单元，用于接收所述心跳信号，判断所述心跳信号是否存在异常，如果存在异常，向所述第一可编程逻辑器件发送复位控制信息；

所述第一可编程逻辑器件，用于获取所述复位控制信息，将所述复位控制信息发送给第二可编程逻辑器件；

所述第二可编程逻辑器件，用于获取所述复位控制信息，根据所述复位控制信息，触发所述第二控制单元复位；

所述第二可编程逻辑器件，还用于在获取复位控制信息之后，向所述第二控制单元发送检测信号；

所述第二可编程逻辑器件，具体用于如果超过预设时间未接收到所述检测信号的响应信号，根据所述复位控制信息，触发所述第二控制单元复位。

2.根据权利要求1所述的系统，其特征在于，

所述第二可编程逻辑器件，还用于向所述第一可编程逻辑器件发送输入输出接口状态信息；

所述第一可编程逻辑器件，还用于接收并存储所述输入输出接口状态信息。

3.根据权利要求1所述的系统，其特征在于，

所述第一控制单元，具体用于接收所述心跳信号，判断所述心跳信号是否存在异常，如果存在异常，将复位控制信息写入所述第一可编程逻辑器件的寄存器；

所述第一可编程逻辑器件，具体用于读取所述寄存器获取所述复位控制信息，将所述复位控制信息发送给第二可编程逻辑器件。

4.根据权利要求1所述的系统，其特征在于，所述第一可编程逻辑器件还包括第一I2C模块，所述第一可编程逻辑器件通过所述第一I2C模块与所述第一控制单元相连；所述第二可编程逻辑器件还包括第二I2C模块，所述第二可编程逻辑器件通过所述第二I2C模块与所述第二控制单元相连。

5.根据权利要求1所述的系统，其特征在于，所述第一可编程逻辑器件为复杂可编程逻辑器件CPLD或者现场可编程门阵列FPGA；所述第二可编程逻辑器件为CPLD或者FPGA。

6.一种实现控制器复位的方法，其特征在于，所述方法应用于实现控制器复位的系统，所述系统包括：第一控制器以及第二控制器；所述第一控制器包括第一控制单元以及第一可编程逻辑器件，所述第二控制器包括第二控制单元以及第二可编程逻辑器件；所述第一控制单元与所述第一可编程逻辑器件相连，所述第二控制单元与所述第二可编程逻辑器件相连；所述第一控制单元与所述第二控制单元相连，所述第一可编程逻辑器件与所述第二可编程逻辑器件相连；

所述方法包括：

所述第二控制单元向所述第一控制单元发送心跳信号；

所述第一控制单元接收所述心跳信号，判断所述心跳信号是否存在异常；

如果存在异常，所述第一控制单元接收向所述第一可编程逻辑器件发送复位控制信息；

所述第一可编程逻辑器件获取所述复位控制信息；

所述第一可编程逻辑器件将所述复位控制信息发送给第二可编程逻辑器件；

所述第二可编程逻辑器件获取所述复位控制信息，根据所述复位控制信息，触发所述第二控制单元复位；

所述方法还包括：

所述第二可编程逻辑器件在获取复位控制信息之后，向所述第二控制单元发送检测信号；

所述根据所述复位控制信息，触发所述第二控制单元复位，包括：

如果超过预设时间未接收到所述检测信号的响应信号，根据所述复位控制信息，触发所述第二控制单元复位。

7.根据权利要求6所述的方法，其特征在于，所述方法还包括：

所述第二可编程逻辑器件向所述第一可编程逻辑器件发送输入输出接口状态信息；

所述第一可编程逻辑器件接收并存储所述输入输出接口状态信息。

8.根据权利要求6所述的方法，其特征在于，

所述如果存在异常，所述第一控制单元接收向所述第一可编程逻辑器件发送复位控制信息，包括：

如果存在异常，所述第一控制单元将复位控制信息写入所述第一可编程逻辑器件的寄存器；

所述第一可编程逻辑器件获取所述复位控制信息，包括：

所述第一可编程逻辑器件读取所述寄存器获取所述复位控制信息。