[发明专利]移位寄存器单元、栅极驱动电路、显示装置以及驱动方法

权利要求书

1.一种移位寄存器单元，包括输入电路、输出电路、上拉节点、第一复位电路、第二复位电路和公共复位电路；其中，

所述输入电路被配置为响应于输入信号对上拉节点进行充电；

所述输出电路包括输出端，且被配置为在所述上拉节点的电平的控制下将输出电压信号输出至所述输出端；

所述公共复位电路包括复位控制端，且被配置为在所述复位控制端输入复位导通信号时对所述上拉节点进行复位；

所述第一复位电路被配置为响应于第一复位信号向所述复位控制端提供所述复位导通信号；

所述第二复位电路被配置为响应于第二复位信号向所述复位控制端提供所述复位导通信号；

所述公共复位电路和所述上拉节点、所述第一复位电路以及所述第二复位电路连接；

所述第一复位电路包括第一复位信号端和级联端，所述第一复位信号端被配置为接收所述第一复位信号，所述级联端被配置为接收所述复位导通信号，所述第一复位电路和所述复位控制端连接，且在导通时向所述复位控制端提供所述复位导通信号；

所述第二复位电路包括第二复位信号端和帧信号端，所述第二复位信号端被配置为接收所述第二复位信号，所述帧信号端被配置为接收所述复位导通信号，所述第二复位电路和所述复位控制端连接，且在导通时向所述复位控制端提供所述复位导通信号。

2.根据权利要求1所述的移位寄存器单元，其中，所述输入电路包括输入端以及第一电压端，所述输入端被配置为接收所述输入信号，所述第一电压端被配置为接收第一电压，所述输入电路与上拉节点连接，且在导通时利用所述第一电压对所述上拉节点进行充电；

所述输出电路还包括第一时钟信号端，所述第一时钟信号端被配置为接收第一时钟信号，所述输出电路和所述上拉节点连接，且在导通时将所述第一时钟信号作为所述输出电压信号输出至所述输出端。

3.根据权利要求2所述的移位寄存器单元，其中，所述输入电路包括第一晶体管；

所述第一晶体管的栅极和所述输入端连接，所述第一晶体管的第一极和所述第一电压端连接，所述第一晶体管的第二极和所述上拉节点连接。

4.根据权利要求2所述的移位寄存器单元，其中，所述输出电路包括第二晶体管和第一电容；

所述第二晶体管的栅极和所述上拉节点连接，所述第二晶体管的第一极和所述第一时钟信号端连接，所述第二晶体管的第二极和所述输出端连接；

所述第一电容的第一极和所述上拉节点连接，所述第一电容的第二极和所述输出端连接。

5.根据权利要求1所述的移位寄存器单元，其中，所述公共复位电路包括第三晶体管和第二电压端；

所述第二电压端被配置为接收第二电压；

所述第三晶体管的栅极和所述复位控制端连接，所述第三晶体管的第一极和所述上拉节点连接，所述第三晶体管的第二极和第二电压端连接。

6.根据权利要求1所述的移位寄存器单元，其中，所述第一复位电路包括第四晶体管；

所述第四晶体管的栅极和所述第一复位信号端连接，所述第四晶体管的第一极和所述复位控制端连接，所述第四晶体管的第二极和所述级联端连接。

7.根据权利要求1所述的移位寄存器单元，其中，所述第二复位电路包括第五晶体管；

所述第五晶体管的栅极和所述第二复位信号端连接，所述第五晶体管的第一极和帧信号端连接，所述第五晶体管的第二极和所述复位控制端连接。

8.根据权利要求1-7任一项所述的移位寄存器单元，还包括下拉节点、下拉节点充电电路、下拉节点复位电路和下拉电路；

所述下拉节点充电电路被配置为响应于下拉控制信号对所述下拉节点进行充电；

所述下拉节点复位电路被配置为在所述上拉节点的电平的控制下，对所述下拉节点进行复位；

所述下拉电路被配置为在所述下拉节点的电平的控制下，对所述上拉节点和所述输出端进行复位。

9.一种栅极驱动电路，包括多个级联的如权利要求1-8任一项所述的移位寄存器单元。