[发明专利]一种NAND Flash固态存储自适应差错控制方法

说明书

一种NAND型Flash固态存储自适应差错控制方法，包括将数据存入固态存储器之前，将待保存数据按照NAND Flash结构每页长度对数据进行分组，每组数据按照构造好的编码器对数据进行编码，并将编码后的码字按页存入数据区，校验位信息存入相应页的ECC区。读出数据时先利用高效纠错型硬数据译码模块对按页读出的数据进行译码，如果在合理的迭代次数内成功译码，则输出译码结果，进行下一页数据的读取和纠错处理；如果硬数据译码失败，或在合理的迭代次数内无法完成译码，则调用数据恢复型软信息译码，以降低时效性能为代价，进行数据恢复处理；本发明具有有对高误码率数据进行可靠恢复，避免重要数据的丢失的优点。

技术领域

本发明属于固态存储控制领域，具体特别涉及一种NAND型Flash固态存储自适应差错控制方法。

背景技术

固态硬盘大量采用Nand Flash，NAND Flash单元中悬浮门栅的阈值电压改变会因为寄生耦合电容的存在，对相邻闪存单元的阈值电压分布产生影响，导致比特发生翻转。此外，受存储材料和生产工艺等的影响，在生产和使用中不可避免会产生坏块，以及空间环境的辐射也可能产生单粒子翻转导致差错，使得存入Nand Flash和再次读出的数据不完全一致，产生差错，并且这种错误概率随着擦除/编程次数的增加而增加。因此需要采用差错控制技术对读出的数据进行检错和纠错处理。传统的固态存储器通常采用BCH编码技术实现差错控制，对于高密度闪存，由于BCH码纠错能力所限，并且译码复杂度与码长成指数关系，长码情况下实现复杂度剧烈增加，性能严重恶化。低密度奇偶校验码具有纠错能力强，校验矩阵的稀疏特性决定了长码时复杂度近似线性增长的特点，特别适合用于高密度、大容量、要求使用长码的差错控制，其吞吐量也高于传统的差错控制。低密度奇偶校验码在通信领域得到了广泛研究和应用，并且已广泛应用在多个国际标准中。但是在固态存储控制器领域的应用还处于起步阶段，尚没有成熟的通用实现方法，更没有形成广泛认可的标准。固态硬盘数据出错概率模型和通信领域的编码信道模型存在明显区别，因此，通信领域成熟的好码不能直接应用到固态存储领域，需要根据固态存储NandFlash内部电路分析读操作特性，建立信道模型，进而根据信道模型构造性能卓越的校验矩阵，设计低复杂度的译码算法，实现可靠的差错控制。

发明内容

为克服上述现有技术的不足，本发明提供了一种NAND型Flash固态存储自适应差错控制方法，具有对高误码率数据进行可靠恢复，避免重要数据的丢失的特点。

为了达到上述目的，本发明采用的技术方案为：

一种NAND型Flash固态存储自适应差错控制方法，其步骤为：

步骤一：构造(8n,8n-8r)码检验矩阵，实现编码；

步骤二：构造纠错型硬数据译码模块，采用硬判决快速译码实现低差错场景下的快速译码，显著提高译码效率；

步骤三：构造数据恢复型软数据译码模块，根据NAND型闪存结构建立了LLR模型，为软数据译码提供LLR信息；

步骤四：自适应译码策略：

读出数据时先利用高效纠错型硬数据译码模块对按页读出的数据进行译码，如果在合理的迭代次数内成功译码，则输出译码结果，进行下一页数据的读取和纠错处理；如果硬数据译码失败，或在合理的迭代次数内无法完成译码，则调用数据恢复型软数据译码，以降低时效性能为代价，进行数据恢复处理。

所述的码检验矩阵校验矩阵H＝[H₁H₂]，其中H₁的规格为8r行8(n-r)列，H₂的规格为8r行8r列；