[发明专利]存储装置及计算机系统有效

申请号：	201810839569.5	申请日：	2018-07-27
公开（公告）号：	CN110321065B	公开（公告）日：	2023-08-11
发明（设计）人：	砂田徹也;岩井大典;吉井谦一郎	申请（专利权）人：	铠侠股份有限公司
主分类号：	G06F3/06	分类号：	G06F3/06
代理公司：	北京律盟知识产权代理有限责任公司 11287	代理人：	杨林勳
地址：	日本***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	存储装置计算机系统
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明的实施方式提供一种能够使访问性能及可靠性提高的存储装置及计算机系统。根据实施方式，存储装置可经由接口与主机连接。存储装置具备包含多个块的非易失性存储器、及与非易失性存储器电连接的控制器。控制器以如下方式构成：当从主机接收到读取指令时，将读取指令所指定的第1数据从非易失性存储器的第1块读出并发送到主机，并且将第1数据写入到并非第1块的非易失性存储器的第2块。

[相关申请]

本申请享有以日本专利申请2018-69140号(申请日：2018年3月30日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种存储装置及计算机系统。

背景技术

近年来，具备非易失性存储器(memory)的存储器(storage)正广泛地普及。作为这种存储器之一，已知有具备NAND(Not And，与非)型闪速存储器的固态硬盘(SSD)。SSD被用作各种计算设备的主存储器。

在使用NAND型闪速存储器构筑大容量的存储装置的情况下，使用可在1个存储单元中记录多比特的数据的多值度较高的NAND型闪速存储器。例如，在1个单元中记录3比特的数据的存储单元被称为三层单元(TLC，Triple-Level Cell)，在1个单元中记录4比特的数据的存储单元被称为四层单元(QLC，Quad-Level Cell)。

发明内容

本发明的实施方式提供一种能够使访问性能及可靠性提高的存储装置及计算机系统。

根据实施方式，存储装置可经由接口与主机连接。存储装置具备包含多个块的非易失性存储器、及与所述非易失性存储器电连接的控制器。所述控制器以如下方式构成：当从所述主机接收到读取指令时，将所述读取指令所指定的第1数据从所述非易失性存储器的第1块读出并发送到所述主机，并且将所述第1数据写入到并非所述第1块的所述非易失性存储器的第2块。

附图说明

图1是表示第1实施方式的计算机系统的构成例的框图。

图2是表示第1实施方式的计算机系统内的SSD中的数据流的一例的流程图。

图3是表示第1实施方式的计算机系统内的SSD中的数据流的第1例的图。

图4是表示第1实施方式的计算机系统内的SSD中的数据流的第2例的图。

图5是表示第2实施方式的计算机系统内的SSD中的数据流的一例的流程图。

图6是表示第3实施方式的计算机系统内的SSD中的数据流的一例的流程图。

图7是表示第4实施方式的计算机系统内的SSD3的构成的一例的图。

图8是表示第4实施方式的计算机系统内的SSD中的数据流的一例的流程图。

图9是表示第4实施方式的计算机系统内的SSD中的数据流的第1例的图。

图10是表示第4实施方式的计算机系统内的SSD中的数据流的第2例的图。

图11是表示第5实施方式的计算机系统内的SSD中的数据流的一例的流程图。