[发明专利]栅极驱动单元组及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种栅极驱动单元组，其特征在于，包括第一栅极驱动单元和第二栅极驱动单元，所述第一栅极驱动单元和所述第二栅极驱动单元用于对同一像素单元进行同时驱动，所述第一栅极驱动单元和所述第二栅极驱动单元分别包括第一输出模块，所述第一输出模块包括：

第一晶体管，所述第一晶体管的控制端与上拉节点相连，所述第一晶体管的第一端与时钟信号端相连；

第一电容，所述第一电容的一端与栅极驱动单元的第一输出端相连，所述第一电容的另一端与所述第一晶体管的第二端相连并与所述栅极驱动单元的第二输出端相连。

2.如权利要求1所述的栅极驱动单元组，其特征在于，所述第一栅极驱动单元和所述第二栅极驱动单元还分别包括第二输出模块，所述第二输出模块包括：

第二晶体管，所述第二晶体管的控制端与所述上拉节点相连，所述第二晶体管的第一端与所述时钟信号端相连；

第二电容，所述第二电容的一端与所述上拉节点相连，所述第二电容的另一端与所述第二晶体管的第二端相连并与所述栅极驱动单元的第一输出端相连。

3.如权利要求2所述的栅极驱动单元组，其特征在于，所述第一栅极驱动单元和所述第二栅极驱动单元还分别包括：

输入模块，所述输入模块与输入端和所述上拉节点相连，用于根据所述输入端提供的输入信号对所述上拉节点进行充电；

复位模块，所述复位模块与复位端和所述上拉节点相连，用于根据所述复位端提供的复位信号对所述上拉节点的电压进行复位。

4.如权利要求3所述的栅极驱动单元组，其特征在于，所述输入模块包括：第三晶体管，所述第三晶体管的第一端和控制端相连后连接到所述输入端，所述第三晶体管的第二端与所述上拉节点相连；

所述复位模块包括：第四晶体管，所述第四晶体管的控制端与所述复位端相连，所述第四晶体管的第一端与所述上拉节点相连，所述第四晶体管的第二端与第一预设电源相连。

5.如权利要求4所述的栅极驱动单元组，其特征在于，所述第一电容的容值满足以下条件：

其中，C₁为所述第一电容的容值，C₂为所述第二电容的容值，ΔV_G为未发生异常的栅极驱动单元的第一输出端与发生异常的栅极驱动单元的第一输出端之间的电压差，LVGL为所述第一预设电源的电压，V_th(M3)为所述第三晶体管的开启电压，V_th(M4)为所述第四晶体管的开启电压。

6.如权利要求3所述的栅极驱动单元组，其特征在于，所述第一栅极驱动单元和所述第二栅极驱动单元还分别包括：

噪声控制模块，所述噪声控制模块分别与第一降噪控制端、第一下拉节点、第二降噪控制端和第二下拉节点相连，用于根据所述第一降噪控制端提供的第一降噪信号对所述第一下拉节点的电压进行上拉，并根据所述第二降噪控制端提供的第二降噪信号对所述第二下拉节点的电压进行上拉；

第一去噪模块，所述第一去噪模块分别与所述上拉节点、所述第一下拉节点和所述第二下拉节点相连，用于在所述第一下拉节点或所述第二下拉节点的电压控制下对所述上拉节点的电压进行去噪；

第二去噪模块，所述第二去噪模块分别与所述第一输出端、所述第一下拉节点和所述第二下拉节点相连，用于在所述第一下拉节点或所述第二下拉节点的电压控制下对所述第一输出端的输出信号进行去噪；

第三去噪模块，所述第三去噪模块分别与所述第二输出端、所述第一下拉节点和所述第二下拉节点相连，用于在所述第一下拉节点或所述第二下拉节点的电压控制下对所述第二输出端的输出信号进行去噪。