[发明专利]半导体制造方法、半导体制造装置以及半导体装置

说明书

本发明的一形态提供一种将多个半导体芯片积层时不会产生连接不良的半导体制造方法、半导体制造装置以及半导体装置。在载置于载置台上的支撑衬底上安装半导体芯片或者半导体芯片的积层体的实施方式的半导体制造方法具备以下步骤：正在进行半导体芯片或者积层体的安装处理中，判定是否满足特定的条件；在判定为满足特定的条件的情况下，使到目前为止安装在支撑衬底上的半导体芯片或者积层体和支撑衬底一起退避；在退避后，判定是否重新开始半导体芯片或者积层体的安装处理；当判定为重新开始安装处理时，使已退避的半导体芯片或者积层体返回到退避前的位置继续进行安装处理。

[相关申请案]

本申请案享有以日本专利申请案2018-53369号(申请日：2018年3月20日)作为基础申请案的优先权。本申请案通过参考该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种半导体制造方法、半导体制造装置以及半导体装置。

背景技术

为了实现半导体装置的小型化及高功能化，将多个半导体芯片积层并密封在1个封装内的SiP(System In Package，系统级封装)构造的半导体装置正得以实用化。在SiP构造的半导体装置中，要求高速地发送接收半导体芯片间的电信号。这种情况下，为了将半导体芯片间电连接，多使用微凸块。微凸块是间距10～100μm左右、直径5～50μm左右的突起，且由焊料等形成在半导体芯片的一面或两面。一般而言，在将形成着微凸块的半导体芯片积层的情况下，将微凸块彼此进行位置对准，一面加热一面将上下的半导体芯片压接而连接。

在由于某些原因而使积层半导体芯片的装置停止的情况下，在积层半导体芯片的载置台上半导体芯片会持续地受到加热。在此情况下，由加热而导致半导体芯片上的微凸块的焊料持续氧化，过剩地形成氧化膜。如果在微凸块的表面过剩地形成氧化膜，那么将产生微凸块的不连接等连接不良。

发明内容

本发明的一形态提供一种在将多个半导体芯片积层时不会产生连接不良的半导体制造方法、半导体制造装置以及半导体装置。

根据本实施方式，提供一种半导体制造方法，在载置于载置台上的支撑衬底上安装半导体芯片或者半导体芯片的积层体，具备以下步骤：

正在进行所述半导体芯片或者所述积层体的安装处理中，判定是否满足特定的条件；

在判定为满足所述特定条件的情况下，使到目前为止安装在所述支撑衬底上的所述半导体芯片或者所述积层体和所述支撑衬底一起退避；

在所述退避后，判定是否重新开始所述半导体芯片或者所述积层体的安装处理；以及

当判定为重新开始所述安装处理时，使所述已退避的所述半导体芯片或者所述积层体返回到退避前的位置继续进行所述安装处理。

附图说明

图1是表示第1实施方式的半导体制造装置的控制系统的概略构成的框图。

图2A是表示将多个半导体芯片积层的工序顺序的剖视图。

图2B是继图2A之后的工序剖视图。

图2C是继图2B之后的工序剖视图。

图2D是继图2C之后的工序剖视图。

图2E是继图2D之后的工序剖视图。

图2F是继图2E之后的工序剖视图。

图2G是继图2F之后的工序剖视图。

图3是表示第1实施方式的半导体制造装置的处理动作的流程图。

图4是表示第2实施方式的半导体制造装置的处理动作的流程图。

图5是表示第3实施方式的半导体制造装置的处理动作的流程图。