[发明专利]多个ROP的并行调度方法

说明书

本发明公开了一种多个ROP的并行调度以及ROP的流水设计。ROP包括命令解析、缓冲区清除、片段测试、混合、逻辑操作、屏蔽缓冲区等操作。经ROP处理后的像素、深度、模板等数据写入到指定的帧缓存中，由于需要频繁操作帧缓冲区中的数据，ROP与帧缓冲区之间有对应的Cache；在该设计中采用统一染色器，染色后的顶点数据与像素数据送给ROP，ROP内部进行仲裁，将顶点数据Bypass传给顶点Cache，像素数据送给ROP进行处理。而需要执行的OpenGL命令是由前端命令处理单元FEP下发，GPU图形图像管线中各个模块状态信息也是由FEP统一管理。FEP通过查询状态信息来决定是否给相应的模块下发命令。本发明结构简单，模块划分明确，处理速度快，根据设计要求支持任意多个ROP单元的扩展。

技术领域

本发明涉及的是图形运算技术领域，具体涉及一种多个ROP的并行调度方法。

背景技术

与GPU(Graphics Processing Unit)相关的发明专利主要集中在统一染色技术的GPU体系架构描述上，对实现OpenGL所规定的片段操作ROP做有简单介绍，但没有ROP的具体硬件设计与加速实现的方法。

在整个GPU图形图像处理管线中，每个ROP处理的像素信息是根据屏幕扫描行来区分，ROP阵列间不会存在像素数据处理冲突的问题。但由于需要并行调度ROP单元，利用率需要提高，所以增加了在并行调度过程中硬件电路设计的复杂度。

综上所述，本发明设计了一种多个ROP的并行调度方法。

发明内容

针对现有技术上存在的不足，本发明目的是在于提供一种多个ROP的并行调度以及ROP的流水设计，单个ROP的像素处理过程是流水线pipeline处理机制。多个ROP是并行处理，并且每个ROP处理单独一个扫描行，ROP间不存在像素数据之间的冲突，不需要处理Cache访问一致性的问题，并且支持任意可扩展性。

为了实现上述目的，本发明是通过如下的技术方案来实现：多个ROP的并行调度以及ROP的流水结构，包括指令解析、屏幕清除、片段测试以及片段操作和Cache控制，经ROP处理后的像素、深度、模板等数据写入到指定的帧缓冲中。多个ROP的并行调度控制方法，包括四个功能完全独立的CCU，CCU根据ROP的工作状态也就是空闲状态决定是否下发数据，ROP处于空闲状态CCU即可下发数据，并且要确保同一行的像素数据下发给同一个ROP进行处理。如果当前行像素数据处理完成即可接收另一行的像素数据。这样任意ROP之间像素信息不会发生冲突，当整个电路正常工作时，可同时并行处理8行像素信息。一个CCU对应两个ROP模块，数据通过前置的数据选通模块筛选是像素数据和顶点数据。

单个ROP内部采用流水线的设计方式来实现，流水线按照命令解析、清除帧缓冲区、片段测试(裁剪测试、Alpha测试、模板测试、深度测试)、混合、逻辑操作、mask缓冲区的顺序执行。当不开启任何测试接收到不是清除缓冲区命令的情况下CCU将像素下发给ROP后，ROP按照规定好的流水线处理方式顺序执行，除了混合需要分两次混合之外其他操作一拍就可以完成，处理一个片段需要9拍可完成。当8个ROP满负荷工作时，平均一拍能够处理8/9个像素信息。如需进行某种测试(可同时开启任意几种测试)也是按照流水线的顺序执行，当其中一个测试失败后会立即跳出流水线，准备接收新的像素数据。最快的情况下2拍可处理一个像素，平均一拍可处理4个像素信息。在目前整个系统中，该部分的实现方案能够满足性能要求，并且结构容易扩展。

本发明处理OpenGLx标准图形管线片段操作部分的功能，采用流水结构设计，功能模块划分独立。当开启片段某种操作时，能够保证在一个时钟节拍后输出当前结果，一旦出现某个测试失败，会跳出当前操作，接收新的像素，这样可大大提高数据吞吐率。本发明结构简单，模块划分明确，处理速度快，根据设计要求支持任意多个ROP单元的扩展。

附图说明

下面结合附图和具体实施方式来详细说明本发明；

图1为本发明的ROP数据与指令交互图；