[发明专利]一种支持并行流水访问的外存仲裁系统

说明书

本发明公开了一种并行流水的外存访问仲裁系统。针对现有的高速外部存储器的特点，即访问命令和数据通道完全独立，可以全流水执行的特点，设计一组可并行流水访问的外存访问仲裁系统，将命令发送通道、写数据发送通道以及读数据接收通道三者的仲裁机制完全独立；保证多路访问请求端口的写数据传输和读数据接收之间互相独立，可以并行执行；同时针对外部存储器一端，当一组访问命令执行完毕时，正在处理数据传输过程的同时，可以并行处理下一组访问命令的解析和执行；依此类推。这样可以保证外部存储器单元能够全速高效的执行，尽最大可能的发挥外部存储器的实际吞吐效率。

技术领域

本发明主要涉及芯片设计中的随机存储器读写管理领域。特指芯片内部对外存访问的多通道仲裁与连续读写操作。

背景技术

在芯片设计中，需要大量的针对外部存储器的读写操作。例如GPGPU中指令和数据的大量读写操作以及视频输入输出数据帧的切换与同步操作。在这些应用中，芯片内部存在着大量的存储器读写操作接口需要对外部缓存进行大量的读写和数据交换。存储仲裁单元承担着多路访问接口与外存单元之间的命令转发，数据传输以及全局控制；这样在多路存储读写操作接口和外部存储器之间的存储仲裁单元的效率和转换速度，成为了芯片实际工作性能的关键所在。

现在外部各种存储器芯片发生了飞快的进步，大部分都采用命令和访问数据连续发送和执行的机制，在时钟频率和数据宽度等各个方面都有了极大的提高，可以提供大量的存储资源和高速的数据带宽；同时也带来了需要较长访问时间和传输延时等不足。

现有的多路存储仲裁单元基于即时存储的原理进行设计，仲裁机制采用独占策略实现，即当一个访问端口申请到访问通道的占用权后，必须要等到当前数据读写传输全部结束之后，仲裁单元才能将访问通道分配给其他的访问端口。在这种情况下，每个访问端口的命令与数据的发送和接收存在串行操作的过程，外部存储器的命令和数据通道不能并行操作，大大降低了外部存储器的实际吞吐效率。因此设计一款高效并行访问的存储仲裁单元，确保访问命令和数据通道实现全流水，同时兼顾多路访问接口的协调高效工作以及外部存储器数据带宽的充分利用，对于芯片整体实际性能的提高，则显得尤为重要。

发明内容

针对现有的高速外部存储器的特点，即访问命令和数据通道完全独立，可以全流水执行的特点，设计一组可并行流水访问的外存访问仲裁系统，将命令发送通道、写数据发送通道以及读数据接收通道三者的仲裁机制完全独立；保证多路访问请求端口的写数据传输和读数据接收之间互相独立，可以并行执行；同时针对外部存储器一端，当一组访问命令执行完毕时，正在处理数据传输过程的同时，可以并行处理下一组访问命令的解析和执行；依此类推。这样可以保证外部存储器单元能够全速高效的执行，尽最大可能的发挥外部存储器的实际吞吐效率。

与现有技术相比，本发明的优点就在于：1、逻辑简单：本发明提出的并行流水访问的外存访问仲裁系统并未采用复杂的算法，都是比较利于硬件实现的算法，组织结构清晰明了；2、性能优良：本发明提出的仲裁系统采用全流水的执行访问命令发送、写数据发送、读数据接收的方法，在保证数据整体传输效率的同时，尽量的减少和降低硬件资源；3、使用方便：本发明提出的仲裁系统清晰明了并且与工艺无关，具有很好的可重用性和可移植性。

附图说明

图1 本发明所述外存仲裁系统在芯片系统中的位置；

图2 本发明所述外存仲裁系统的内部结构。

具体实施方式

以下将结合附图和具体实施例对本发明做进一步详细说明。

如图1所示，本发明公开的外存仲裁单元一边连接着芯片内部众多的存储访问端口，另一边连接着外存控制器；在其中承担着多路访问的仲裁以及桥接作用。