[发明专利]后栅极硅锗沟道凝结及其制造方法

说明书

本发明涉及后栅极硅锗沟道凝结及其制造方法，其提供通过后栅极热凝结及氧化高锗百分比沟道层而在FinFET或FDSOI装置中形成分级硅锗百分比PFET沟道的方法及所产生的装置。数个具体实施例包括：形成栅极介电层于形成在衬底上方的多个硅鳍片上方；在各鳍片上方形成栅极；形成HM及间隔体层于各栅极的侧壁上方及各栅极的侧壁上；在各鳍片中形成邻近该栅极及间隔体层的u形空腔；在各u形空腔中且沿着各鳍片的数个侧壁外延成长无掺杂高百分比硅锗层；热凝结该高百分比硅锗层，以在该衬底及数个鳍片底下形成无掺杂低百分比硅锗；以及形成一S/D区于在各u形空腔中的该高百分比硅锗层上方，该S/D区的上表面低于该栅极介电层。

技术领域

本揭示内容是有关于硅锗(SiGe)鳍片场效晶体管(FinFET)半导体装置的制造。特别是，本揭示内容可应用于14纳米(nm)及更先进的技术节点。

背景技术

硅锗提供高于硅(Si)的载子移动率。FinFET的硅锗鳍片降低阈值电压(V_t)，由此增加流动通过沟道的驱动电流。不过，用硅锗鳍片改善有效沟道长度(Leff)效能难以实现，因为(i)硅锗鳍片源于沟道接面(TJ)蚀刻的松弛；(ii)栅极氧化物导致鳍片粗糙度劣化的接口问题；(iii)p型场效晶体管(PFET)栅极诱发的漏极漏电流(GIDL)；(iv)接口缺陷密度(DIT)；以及(v)与制作硅锗鳍片的整合工艺相关的n型场效晶体管(NFET)问题，例如，氮化物衬里造成NFET泄漏。此外，因为高静态随机存取内存(SRAM)泄漏与硅锗鳍片整合限制(例如，低温STI加工及晶体缺陷)，使得良率难以用硅锗鳍片证明。

因此，亟须一种能形成硅锗PFET沟道而没有习知复杂的加工或难题的方法。

发明内容

本揭示内容的一方面为一种通过后栅极热凝结及氧化高锗(Ge)百分比沟道层而在FinFET或全空乏型绝缘体上覆硅(FDSOI)装置中形成分级(graded)硅锗百分比PFET沟道的方法。

本揭示内容的另一方面为一种具有分级硅锗百分比PFET沟道的FinFET或FDSOI装置。

本揭示内容的其他方面及特征会在以下说明中提出以及部分在本领域一般技术人员审查以下内容或学习本揭示内容的实施后会明白。按照随附权利要求中特别提出者，可实现及得到本揭示内容的优点。

根据本揭示内容，某些技术效果部分可用一种方法达成，包括：形成多个硅鳍片于硅衬底上方；形成栅极介电层于该多个硅鳍片上方；形成栅极于该多个硅鳍片中的每一者上方；形成硬掩模(HM)及间隔体层于各栅极的数个侧壁上方及各栅极的数个侧壁上；在该多个硅鳍片中形成邻近该栅极及间隔体层的u形空腔；在各u形空腔中且沿着各硅鳍片的数个侧壁外延成长无掺杂高百分比硅锗层；热凝结该无掺杂高百分比硅锗层，以在该衬底及数个硅鳍片底下形成无掺杂低百分比硅锗；以及形成源极/漏极(S/D)区于在各u形空腔中的该无掺杂高百分比硅锗层上方，该S/D区的上表面低于该栅极介电层。

本揭示内容的数个方面包括含有20至50百分比的锗的该无掺杂高百分比硅锗层。其他数个方面包括含有5至20百分比的锗的该无掺杂低百分比硅锗层。另一方面包括：移除通过该无掺杂高百分比硅锗层的热凝结而形成的氧化物层。附加的数个方面包括：形成掺硼硅锗的S/D区。

本揭示内容的另一方面为一种装置，包括：多个无掺杂低百分比硅锗鳍片，在硅衬底上方具有u形无掺杂低百分比硅锗层在其间；无掺杂高百分比硅锗层，在该u形无掺杂低百分比硅锗层上方且沿着该无掺杂低百分比硅锗鳍片的数个侧壁；S/D区，在该无掺杂高百分比硅锗层上方，该S/D区的上表面与该无掺杂低百分比硅锗鳍片的上表面共面；栅极介电层，在各个无掺杂低百分比硅锗鳍片上方；栅极，在该栅极介电层上方；以及HM及间隔体层，在各栅极的相对侧壁上方及各栅极的相对侧壁上。