[发明专利]加速人工智能处理器的硬件架构

权利要求书

1.一种加速人工智能处理器的硬件架构，其特征在于，人工智能工作被视为5D张量，在每一维度中，工作被分成若干组，每一组进一步被分成若干波；

其中，硬件架构包括：主机、前叶引擎、顶叶引擎、渲染器引擎、枕形引擎、颞叶引擎和内存；前叶引擎从主机得到5D张量，并将其分为若干组张量，并将这些组张量发送至顶叶引擎；顶叶引擎获取组张量并将其分成若干张量波，顶叶引擎将这些张量波发送到渲染器引擎，以执行输入特征渲染器，并将部分张量输出到枕形引擎；枕形引擎积累部分张量，并执行输出特征渲染器，以获得发送到颞叶引擎的最终张量；颞叶引擎进行数据压缩，并将最终张量写入内存中。

2.如权利要求1所述的一种加速人工智能处理器的硬件架构，其特征在于：每个顶叶引擎根据用户定义的输入特征渲染器处理组张量，并将部分和输出到枕形引擎中。

3.如权利要求1所述的一种加速人工智能处理器的硬件架构，其特征在于：在统一渲染架构中，执行输出特征渲染器具体为：输出特征渲染器被发送回顶叶引擎，一旦顶叶引擎完成渲染，将结果发送回枕形引擎。

4.如权利要求1所述的一种加速人工智能处理器的硬件架构，其特征在于：在分离渲染架构中，执行输出特征渲染器具体为：输出特征渲染器在枕形引擎中进行处理，枕形引擎将输出张量发送到颞叶引擎，颞叶引擎进行后处理，并将其发送到DRAM或者保持在缓存中以进一步处理。

5.如权利要求1所述的一种加速人工智能处理器的硬件架构，其特征在于：顶叶引擎的数量是可配置的，前叶引擎以轮询调度的方式将组张量发送给顶叶引擎，每个顶叶引擎由特定的流式感知器处理器组成，所有的流式感知器处理器共享一个L2缓存和一个导出块。

6.如权利要求5所述的一种加速人工智能处理器的硬件架构，其特征在于：流式感知器处理器由运算器和作为计算核心的神经元组成，运算器核用于一般计算，神经元核用于人工智能计算，神经元由L1缓存和乘法累加器组成。

7.如权利要求6所述的一种加速人工智能处理器的硬件架构，其特征在于：张量波被发送到神经元，神经元在张量波上运行输入特征渲染器，结果被导出到枕形引擎，枕形引擎进行必要的累加后将结果发送回顶叶引擎，顶叶引擎在运算器上进行输出特征渲染器，并将结果输出到颞叶引擎。

8.如权利要求6所述的一种加速人工智能处理器的硬件架构，其特征在于：顶叶引擎的数量为4个，每个顶叶引擎有2个流式感知器处理器，每个流式感知器处理器有4个神经元，每个神经元有8个乘法累加器组，每个乘法累加器组有4个乘法累加器。