[发明专利]对多层膜进行蚀刻的方法有效
申请号: | 201810862184.0 | 申请日: | 2018-08-01 |
公开(公告)号: | CN109326517B | 公开(公告)日: | 2023-07-28 |
发明(设计)人: | 后平拓 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065 |
代理公司: | 北京尚诚知识产权代理有限公司 11322 | 代理人: | 龙淳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多层 进行 蚀刻 方法 | ||
1.一种对被加工物的多层膜进行蚀刻的方法,其特征在于:
所述多层膜包括交替叠层的多个氧化硅膜和多个氮化硅膜,
所述被加工物具有设置于所述多层膜上的含有碳的掩模,
在所述掩模形成有多个开口,
该方法在所述被加工物在等离子体处理装置的腔室内载置于静电卡盘上的状态下执行,
该方法包括:
为了对所述多层膜进行蚀刻,执行第一等离子体处理的工序;和
为了在执行第一等离子体处理的所述工序之后对所述多层膜进一步进行蚀刻,执行第二等离子体处理的工序,
在执行第一等离子体处理的所述工序和执行第二等离子体处理的所述工序中,为了对所述多层膜进行蚀刻,在所述静电卡盘的温度设定为-15℃以下的温度的状态下,在所述腔室内生成处理气体的等离子体,
所述处理气体含有氢原子、氟原子和碳原子,并且含有含硫气体,
以执行第一等离子体处理的所述工序中的以下选择性低于执行第二等离子体处理的所述工序中的以下选择性的方式,将执行第一等离子体处理的所述工序中的所述腔室的第一压力设定为低于执行第二等离子体处理的所述工序中的所述腔室的第二压力的压力,其中,所述选择性是所述多层膜相对于所述含有碳的掩模的选择性。
2.如权利要求1所述的方法,其特征在于:
执行第一等离子体处理的所述工序被执行直至具有在执行该方法之后要形成于所述多层膜的开口的所期望纵横比的一半以上且小于该所期望纵横比的纵横比的开口形成在该多层膜为止。
3.如权利要求1或2所述的方法,其特征在于:
所述第一压力为2帕斯卡以下,所述第二压力为3.333帕斯卡以上。
4.如权利要求1或2所述的方法,其特征在于:
所述处理气体含有氢气和氢氟烃气体。
5.如权利要求3所述的方法,其特征在于:
所述处理气体含有氢气和氢氟烃气体。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810862184.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造