[发明专利]具有单扩散中断的鳍式场效应晶体管及方法

说明书

本发明涉及具有单扩散中断的鳍式场效应晶体管及方法，揭示一种包括至少一个鳍式场效应晶体管及至少一个单扩散中断(SDB)型隔离区的半导体结构，以及形成该半导体结构的方法。在该方法中，在半导体鳍片内的隔离区上方形成隔离凸块并在该凸块上形成侧间隙壁。在用以降低该凸块的高度并自该鳍片的侧壁移除隔离材料的蚀刻工艺期间，该侧间隙壁防止横向蚀刻该凸块。在用以在该鳍片中形成源/漏凹槽的蚀刻工艺期间，该侧间隙壁保护邻近该隔离区的该半导体材料。因此，各凹槽的侧及底部包括半导体表面并最大限度地降低其中所形成的外延源/漏区的顶部表面的角度，从而最大限度地降低未着陆源/漏接触的风险。

本申请是申请号为201810128072.2,申请日为2018年02月08日，发明名称为“具有单扩散中断的鳍式场效应晶体管及方法”的中国专利申请的分案申请。

相关申请案的交叉参考

本发明主张在35U.S.C.§120下作为在2017年5月8日提出的正在审查的美国专利申请案第15/589,292号的分案的利益，其整体教示在此并入作为参考。

技术领域

本发明涉及单扩散中断(single-diffusion break；SDB)鳍式场效应晶体管(fin-type field effect transistor；FINFET)以及形成此类SDB FINFET的改进方法。

背景技术

更具体地说，集成电路设计决策常常受装置可扩展性、装置密度、制造效率及成本驱动。例如，平面场效应晶体管(FET)的尺寸微缩导致具有较短沟道长度的平面FET的开发，遗憾的是，较小的沟道长度导致短沟道效应相应增加以及驱动电流降低。有鉴于此，开发了非平面FET技术(例如，鳍式FET(FINFET)技术)。FINFET是非平面FET，其包含半导体鳍片(也就是，较高且薄的、狭长的、矩形半导体本体)以及位于该半导体鳍片内的横向设于源/漏区之间的沟道区。与该沟道区处的该半导体鳍片的顶部表面及相对侧壁相邻设置栅极。与平面FET所呈现的单维场效应相比，此类FINFET呈现二维场效应，因此呈现增加的驱动电流。遗憾的是，随着FINFET尺寸不断减小及FINFET密度不断增加，可能难以在没有影响鲁棒性的情况下形成FINFET。

发明内容

鉴于上述，本文中揭示一种形成半导体结构的方法，该半导体结构包括一个或多个鳍式场效应晶体管(FINFET)以及一个或多个单扩散中断(SDB)型隔离区，以为该FINFET提供隔离。在该方法中，在半导体鳍片内可形成一个或多个沟槽隔离区(例如，一个或多个SDB型隔离区)；在各隔离区上方可形成隔离凸块(例如，二氧化硅凸块)；以及在各隔离凸块上可形成侧间隙壁。在用以降低该隔离凸块的高度并自该半导体鳍片的侧壁移除隔离材料的后续蚀刻工艺(process)期间，该侧间隙壁防止该隔离凸块的任意横向蚀刻，以控制该隔离凸块的最终形状。而且，在用以在该半导体鳍片中形成源/漏凹槽的后续蚀刻工艺期间，该侧间隙壁保护邻近各沟槽隔离区的该半导体材料。因此，各源/漏凹槽将具有包括半导体表面的相对侧及底部并将最大限度地降低(minimize)后续形成于该源/漏凹槽内的外延源/漏区的顶部表面相对该半导体鳍片的顶部表面的角度，如此，将降低后续形成的源/漏接触不触及该源/漏区的风险(也就是，也将降低未着陆源/漏接触的风险)。本文中还揭示一种依据该方法形成的半导体结构。

尤其，本文中揭示一种形成半导体结构的方法，该半导体结构包括一个或多个鳍式场效应晶体管(FINFET)以及一个或多个单扩散中断(SDB)型隔离区，以为该FINFET提供隔离。

一般来说，在此方法中，在半导体鳍片中形成沟槽隔离区(例如，SDB型隔离区)。该半导体鳍片具有第一顶部表面及第一相对侧壁且该沟槽隔离区具有第二顶部表面及第二相对侧壁。在该部分完成的结构上，尤其在该半导体鳍片的该第一顶部表面及该沟槽隔离区的该第二顶部表面上，可形成硬掩膜层。在该硬掩膜层中可形成凸块开口，以使其在该沟槽隔离区上方对齐并使该沟槽隔离区的该第二顶部表面暴露于该凸块开口的底部。在该沟槽隔离区上的该凸块开口中可形成隔离凸块。该隔离凸块在该沟槽隔离区上可具有第三顶部表面及第三相对侧壁。