[发明专利]一种同步触发脉冲信号再生装置及其运行方法

权利要求书

1.一种同步触发脉冲信号再生装置，包括基准时钟生成模块和FPGA模块，其特征在于：

还包括时间间隔测量模块、输入延时调节模块和输出延时调节模块；

外部时钟信号输入至基准时钟生成模块，基准时钟生成模块的输出连接至输入延时调节模块，输入延时调节模块的输出连接至FPGA通用IO脚，输入的同步触发信号连接至FPGA模块通用IO脚，时间间隔测量模块也与FPGA的通用IO脚相连接；另外FPGA模块的同步串行接口分别连接至时间间隔测量模块、输入延时调节模块和输出延时调节模块；FPGA模块输出的多路同步触发脉冲信号经输出延时调节模块的调节后为本装置输出的多路同步触发脉冲信号；

所述的外部时钟信号是2kHz～710MHz的时钟频率信号；所述的基准时钟生成模块跟踪、锁定外部输入的时钟信号并生成系统时钟信号，其系统时钟信号输入所连接的输入延时调节模块；

所述的输入延时调节模块的延时调节分辨率为皮秒级，调节系统时钟信号得到基准时钟信号输入所述的FPGA模块；

所述的时间间隔测量模块的时间间隔测量为纳秒级，测量精度高于100皮秒；

所述的输出延时调节模块的延时调节分辨率为百皮秒级。

2.根据权利要求1所述的同步触发脉冲信号再生装置，其特征在于：

所述的FPGA模块的工作频率等于或高于100MHz，所含逻辑单元等于或多于150000个，并含时钟计数器、集成式PCI总线模块、存储器和集成存储控制器；所述时钟计数器为32位、100MHz高速时钟计数器。

3.根据权利要求1所述的同步触发脉冲信号再生装置，其特征在于：

所述输出延时调节模块之后还接有电容隔离电路，多路同步触发信号经过电容隔离电路后输出。

4.根据权利要求1或2所述的同步触发脉冲信号再生装置的运行方法，其特征在于具体步骤如下：

步骤Ⅰ、初始化

同步触发脉冲信号再生装置使用前对FPGA模块的参数变量进行定义得初始值，并保存在FPGA模块的内部存储器上；所述参数变量包括输出的各路同步触发信号的重复频率f、脉宽p和延时d，同步触发信号上升沿与系统时钟信号上升沿之间的延时差值D0以及输入延时调节模块延时值T0；所述延时d为输出的同步触发脉冲信号与输入的同步触发脉冲信号之间的延时；

本装置在首次使用的上电初始化时，FPGA模块从内部存储器读取输出的各路同步触发信号的重复频率f、脉宽p和延时d的初始值，同步触发信号上升沿与系统时钟信号上升沿之间的延时差值D0以及输入延时调节模块延时值T0，FPGA模块加载这些参数变量值；

如果在本装置运行过程中修改了某一路或多路同步触发信号的某个或多个参数变量的值，FPGA模块用修改后的参数值替换存储器内最近一次保存的该路对应参数值，并将其保存于FPGA内部存储器；未修改过的其它参数变量保持存储器最近一次保存的值；本装置在后续使用的上电初始化时，FPGA模块将调用存储器中当前保存的参数变量值；

步骤Ⅱ、更新输入延时调节模块延时值T0

外部的时钟信号输入基准时钟生成模块,基准时钟生成模块跟踪、锁定外部输入时钟信号，并生成2kHz～945MHz的系统时钟信号,该系统时钟信号经过输入延时调节模块调节后,输入FPGA模块作为基准时钟信号；

与此同时外部的同步触发脉冲信号也输入FPGA模块；

所述FPGA模块将外部同步触发脉冲信号与基准时钟信号一起输入时间间隔测量模块，该时间间隔测量模块对外部同步触发脉冲信号上升沿与基准时钟信号上升沿的时间差△D0进行100～200次测量，取多次时间间隔测量值的算术平均值为D1，延时控制量△D＝|D1-D0|-200；

当ΔD≤0时，输出的同步触发脉冲信号与输入的同步触发脉冲信号之间的抖动在理想状态下，FPGA模块的存储器内的延时值T0保持不变；FPGA模块将当前的T0送入输入延时调节模块，作为其延时值；进入步骤Ⅲ；

当△D0时，计算当前延时值T，以T更新FPGA模块的存储器内的延时值T0，具体计算如下：

如果D1D0,则T＝T0+△t；

如果D1D0，则T＝T0-△t；

其中△t的计算方法如下：

令Δtt＝ΔD％10

式中“％”表示“％”前的变量除“％”后的数值所得余数，

如果Δtt≥5，则△t＝((△D/10)+1)×10；

如果Δtt＜5，则△t＝(△D/10)×10；

式中“/”表示“/”前的变量除“/”后的数值所得结果取整数；

时间间隔测量模块所得的△D0送入FPGA模块，FPGA模块根据时间间隔测量模块所测得的△D0计算输入延时调节模块需要调节的延时量△t，计算当前延时值T，以T更新存储器内的延时值T0，即T0＝T，FPGA模块将当前的T0送入输入延时调节模块，作为其延时值；

步骤Ⅲ、调节输出的多路触发脉冲信号的参数

FPGA模块根据存储器中当前保存的重复频率f、脉宽p和延时d的参数值输出多路同步触发脉冲信号至输出延时调节模块，经输出延时调节模块调节后的输出的多路同步触发脉冲信号为本再生装置的输出；

输出的每一路同步触发脉冲信号的重复频率f、脉宽p和延时d的参数值在运行过程中按照使用需求进行单独调节；

步骤Ⅳ、持续输出和重复调节

FPGA模块输出多路同步触发脉冲信号，经输出延时调节模块后为本装置输出；

返回步骤Ⅱ，重复步骤Ⅱ、Ⅲ和Ⅳ，至装置停止运行。