[发明专利]一种用于安全芯片中非易失性存储器的加密方法和装置

说明书

本发明提供了一种用于安全芯片中非易失性存储器的加密方法和装置。所述用于安全芯片中非易失性存储器的加密装置包括主设备、总线、加密电路和非易失性存储器，加密电路包括四个轮加密电路和一个加密顺序生成器，每个轮加密电路分为五层轮加密单元，每一层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；轮加密电路执行加密时，首先由第一轮加密电路开始执行加密，其余的轮加密电路依顺序依次加密，加密处理完成后的密文输入到非易失性存储器，完成加密过程。本发明利用2～4轮的对称算法结构，在较小轮数内提高加密强度和速度；同时，该加密方法包含了非线性的掩码变换方法，保证数据搬移全程无明文。

技术领域

本发明涉及芯片安全技术领域，尤其涉及一种用于安全芯片中非易失性存储器加密方法和装置。

背景技术

嵌入非易失性存储单元是安全芯片的重要组成部分。通常用来存放系统密钥等重要敏感信息，而这部分信息正是安全芯片重点保护的部分。攻击者既可以利用物理攻击和故障注入获取非易失性存储单元中的数据，也可以通过功耗分析的方式获取正在读取的非易失性存储单元中的数据。

首先为了防止攻击者利用物理攻击和故障注入等攻击方式获取到这些重要信息，安全芯片通常采用内存加密的方式对存储在非易失性存储单元中的数据进行加密，使得攻击者在获取到非易失性存储单元中的数据时，仅能得到加密后的数据，不能得到真实数据。而非易失性存储单元由于制作原理与工艺的原因，通常访问速度比较慢，是安全芯片信息处理速度的主要瓶颈，而内存加密算法会进一步减慢非易失性存储单元的访问速度，因此目前公开的各种数据加密算法并不适用。例如DES、AES、SM4等标准算法分别需要16轮/10轮/31轮，作为内存加密算法来说面积和加密时间均是系统无法接受的。即使时 SIMMON等轻量级算法，依旧需要至少8～10轮，同样不能适用当前的系统速度。因此，需要一种轻量级的内存加密算法，既能满足密码学对于加密算法的要求，又能解决加密速度的问题，本发明则通过设计一种至少2轮，但不多于4轮的对称算法，实在在一个时钟周期内对内存加密数据进行加密，解决加密速度的问题。

其次，为了防止攻击者通过分析非易失性存储单元访问过程中的能量信息而获得敏感数据，则需要保护整个敏感数据从存储单元到运算单元的搬移过程，最直接的方式即将敏感数据搬移的全过程均用掩码保护。

本发明由国家重点研发计划项目“安全支付及其运行监管的关键技术”资助，项目编号：2017YFB0802600，本发明为该项目的一个分项。针对该项目，本发明设计了一种用于安全芯片中非易失性存储器加密方法和装置，将用于安全芯片中非易失性存储器的加密数据直接转化为总线加密数据而不出现任何明文信息，能够解决安全支付及其运行监管中的安全问题。

发明内容

针对上述现有技术中存在的不足，本发明的目的提供一种用于安全芯片中非易失性存储器加密方法和装置，该用于安全芯片中非易失性存储器加密装置包括加密电路，加密电路将用于安全芯片中非易失性存储器的加密数据直接转化为总线加密数据而不出现任何明文信息，能够解决安全支付及其运行监管中的安全问题。

为了达到上述技术目的，本发明所采用的技术方案是：

一种用于安全芯片中非易失性存储器加密装置，所述加密装置包括主设备、总线和非易失性存储器，所述加密装置还包括加密电路，加密电路包括四个轮加密电路和一个加密顺序生成器，四个轮加密电路分为第一轮加密电路，第二轮加密电路，第三轮加密电路和第四轮加密电路，并依顺序依次连接，加密顺序生成器分别连接四个轮加密电路；每个轮加密电路分为五层轮加密单元，五层轮加密单元分别为第一层轮加密单元、第二层轮加密单元、第三层轮加密单元、第四层轮加密单元和第五层轮加密单元，每层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；