[发明专利]半导体存储器装置及其操作方法

说明书

本发明提供一种操作速度提高的半导体存储器装置及操作该半导体存储器装置的方法。半导体存储器装置可以包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列可以包括多个存储块。外围电路可以对存储器单元阵列执行读取操作。控制逻辑可以控制外围电路的操作。控制逻辑可以控制外围电路对多个存储块中的选择的存储块执行修复列屏蔽操作，对包括在选择的存储块中的第一漏极选择晶体管执行第一测试操作，并且在保留修复列屏蔽操作的结果的同时，对与第一漏极选择晶体管不同的第二漏极选择晶体管执行第一测试操作。

相关申请的交叉引用

本申请要求于2017年11月8日提交的申请号为10-2017-0148119的韩国专利申请的优先权，该韩国专利申请的全部公开通过引用并入本文。

技术领域

本公开的各个实施例总体涉及一种电子装置，并且更特别地，涉及一种半导体存储器装置及操作该半导体存储器装置的方法。

背景技术

通常，存储器装置可以具有二维结构或三维结构，在二维结构中，单元串被水平地布置在半导体衬底上，在三维结构中，单元串被垂直地堆叠在半导体衬底上。三维存储器装置克服二维存储器装置的集成度限制，并且可以包括垂直地堆叠在半导体衬底上的多个存储器单元。

发明内容

本公开的各个实施例涉及一种操作速度提高的半导体存储器装置。

本公开的各个实施例涉及一种以提高的速度操作半导体存储器装置的方法。

本公开的实施例提供一种半导体存储器装置，该半导体存储器装置包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列可以包括多个存储块。外围电路可以对存储器单元阵列执行读取操作。控制逻辑可以控制外围电路的操作。控制逻辑可以控制外围电路对多个存储块中的选择的存储块执行修复列屏蔽操作(masking operation)，对包括在选择的存储块中的第一漏极选择晶体管执行第一测试操作，并且在保留修复列屏蔽操作的结果的同时，对与第一漏极选择晶体管不同的第二漏极选择晶体管执行第一测试操作。

本公开的实施例可以提供一种用于操作半导体存储器装置的方法，该方法包括：执行选择的存储器区域的修复列屏蔽操作；测试选择的存储器区域的第一漏极选择晶体管的阈值电压分布；以及测试包括在选择的存储器区域中的第二漏极选择晶体管的阈值电压分布，其中保留修复列屏蔽操作的结果。

本公开的实施例可以提供一种用于操作半导体存储器装置的方法，该方法包括：执行选择的存储块的修复列屏蔽操作；对包括在选择的存储块中的多个漏极选择晶体管执行第一测试操作；以及在保留修复列屏蔽操作的结果的同时，对多个漏极选择晶体管执行第二测试操作。

根据以下结合附图的描述，本发明的这些和其它特征及优点对于本发明所属领域的普通技术人员将变得显而易见。

附图说明

图1是示出根据本公开的实施例的半导体存储器装置的框图。

图2是示出图1的存储器单元阵列的示例的示图。

图3是示出图2的存储器单元阵列的存储块的示例的电路图。

图4是示出图2的存储器单元阵列的存储块的另一示例的电路图。

图5A是示出包括在存储块中的一列的示例的示例性电路图。

图5B是示出包括在存储块中的一列的另一示例的示例性电路图。

图6是示出漏极选择晶体管的阈值电压分布的示例的示图。

图7是示出由漏极选择晶体管的阈值电压分布的变化产生的效果的示图。

图8A是示出漏极选择晶体管的阈值电压分布的右测试操作的示图。

图8B是示出漏极选择晶体管的阈值电压分布的左测试操作的示图。