[发明专利]栅极驱动电路、显示装置及其驱动方法

权利要求书

1.一种栅极驱动电路，其特征在于，包括：

M级移位寄存器，每级移位寄存器包括：第一寄存单元、第二寄存单元；其中

M级移位寄存器的第一寄存单元级联，M级移位寄存器的第二寄存单元级联，每级移位寄存器的第一寄存单元的输出端和第二寄存单元的输出端分别与该级移位寄存器的输出端电连接，M为大于等于1的正整数；

每级移位寄存器包括：

控制截止所述第一寄存单元输出端信号输出的第一开关单元；

控制截止所述第二寄存单元输出端信号输出的第二开关单元；

所述第一寄存单元包括：第一输入单元、第一输出单元，所述第一输入单元输出极与所述第一输出单元第一输出晶体管的栅极电连接，所述第一寄存单元的第一输出单元第一输出晶体管的第一极与第一时钟信号接入端CLK1电连接；

所述第一开关单元包括：第一开关晶体管，所述第一开关晶体管的第一极电连接所述第一输出晶体管的栅极，所述第一开关晶体管的第二极接低电平端；

所述第一寄存单元包括：第一下拉单元，所述第一下拉单元第一下拉晶体管的第一极与所述第一输出晶体管的第二极电连接，所述第一下拉单元第一下拉晶体管的第二极接低电平端；

所述第一开关单元包括：第二开关晶体管，所述第二开关晶体管的第一极电连接所述第一下拉晶体管的栅极以及下一级所述第一寄存单元的所述第一输入单元的输入极，所述第二开关晶体管的第二极接低电平端，在一帧图像的感测驱动输出阶段，用于向第二开关晶体管栅极输入高电平，使第二开关晶体管导通，从而控制第一下拉晶体管截止。

2.根据权利要求1所述的栅极驱动电路，其特征在于，

所述第一开关晶体管的栅极与所述第二开关晶体管的栅极电连接。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第二寄存单元的第二输出单元第二输出晶体管的第一极与第二时钟信号接入端CLK2电连接；

所述第二寄存单元的第二输出单元第二输出晶体管的第一极与所述第一开关晶体管的栅极或所述第二开关晶体管的栅极电连接。

4.根据权利要求1所述的栅极驱动电路，其特征在于，

所述第二开关单元包括：第三开关晶体管，所述第三开关晶体管的第一极电连接所述第二寄存单元的第二输出单元第二输出晶体管的第二极，所述第三开关晶体管的第二极电连接所述第一输出晶体管的第二极。

5.根据权利要求4所述的栅极驱动电路，其特征在于，

所述第二寄存单元的第二输出单元第二输出晶体管的第一极与第二时钟信号接入端CLK2电连接；

所述第三开关晶体管的栅极电连接所述第二寄存单元的第二输出单元第二输出晶体管的第一极。

6.根据权利要求4所述的栅极驱动电路，其特征在于，

所述第三开关晶体管的栅极电连接所述第一开关晶体管的栅极和/或所述第二开关晶体管的栅极。

7.一种显示装置，其特征在于包括：

上述权利要求1-6中任一所述的栅极驱动电路。

8.一种上述权利要求1-6中任一所述栅极驱动电路的驱动方法，其特征在于，包括：

向级联的M级移位寄存器的第一寄存单元分别输入第一时钟信号，向级联的M级移位寄存器的第二寄存单元分别输入第二时钟信号，其中

在每一帧图像的图像驱动输出阶段，所述第一时钟信号包括至少M个高电平波形信号，以驱动级联的M级移位寄存器的第一寄存单元依次输出高电平信号，所述第二时钟信号输出低电平，使级联的M级移位寄存器的第二寄存单元输出低电平信号；

在每一帧图像的感测驱动输出阶段，所述第二时钟信号包括至少一个高电平波形信号，以驱动至少1级移位寄存器的第二寄存单元输出高电平信号。