[发明专利]低米勒电容制造方法

权利要求书

1.一种低米勒电容制造方法，其特征在于，所述方法包括：

在掺杂有第一类型杂质的衬底形成深沟槽；

在所述深沟槽填充掺杂有第二类型杂质的第一半导体材料；

在所述衬底与所述第一半导体材料相接触的位置形成栅极；

在所述衬底的表面注入第二类型杂质，并使所述第二类型杂质高温扩散，形成沟道区；

在所述沟道区形成有源区，并在所述有源区注入第一类型杂质；

在所述有源区和沟道区围成的表面形成隔离层；

在所述隔离层的远离所述衬底的一侧形成源极；

在所述衬底的远离所述深沟槽的一侧形成漏极，从而形成低米勒电容。

2.根据权利要求1所述的方法，其特征在于，所述在所述衬底与所述第一半导体材料相接触的位置形成栅极，包括：

在所述衬底与所述第一半导体材料相接触的位置形成浅沟槽；

在所述浅沟槽填充第二半导体材料；

通过干法刻蚀将所述第二半导体材料蚀刻至所述衬底的表面之下，形成栅极。

3.根据权利要求2所述的方法，其特征在于，“在所述衬底与所述第一半导体材料相接触的位置形成浅沟槽”与“在所述浅沟槽填充第二半导体材料，从而形成栅极”之间，所述方法还包括：

在所述浅沟槽生长栅氧化层。

4.根据权利要求3所述的方法，其特征在于，在所述浅沟槽生长栅氧化层，包括：

通过热氧化方式，在所述浅沟槽生长栅氧化层。

5.根据权利要求1所述的方法，其特征在于，所述在掺杂有第一类型杂质的衬底形成深沟槽，包括：

通过蚀刻的方式，在所述衬底刻蚀出所述深沟槽。

6.根据权利要求1所述的方法，其特征在于，“在所述深沟槽填充掺杂有第二类型杂质的第一半导体材料”与“在所述衬底与所述第一半导体材料相接触的位置形成栅极”之间，所述方法还包括：

通过化学机械研磨方式，将从所述深沟槽的顶部溢出的第一半导体材料研磨掉，其中，从所述深沟槽的顶部溢出的第一半导体材料由于填充而溢出。

7.根据权利要求1所述的方法，其特征在于，在所述沟道区形成有源区，包括：

通过光刻工艺，在所述沟道区定义所述有源区。

8.根据权利要求1所述的方法，其特征在于，在所述有源区和沟道区围成的表面形成隔离层，包括：

在所述有源区和沟道区围成的表面沉积绝缘层；

通过光刻工艺，在所述绝缘层开设接触孔，将开设有接触孔的绝缘层作为所述隔离层。

9.根据权利要求1所述的方法，其特征在于，在所述隔离层的远离所述衬底的一侧形成源极，包括：

在所述隔离层沉积金属，形成源极。

10.根据权利要求1所述的方法，其特征在于，在所述衬底的远离所述深沟槽的一侧形成漏极，包括：

在所述衬底的远离所述深沟槽的一侧注入所述第二类型杂质，并进行低温激活，形成发射结；

在所述发射结的表面沉积金属，形成漏极。