[发明专利]一种多速率低密度校验码的构造方法和装置

说明书

本发明提供了一种多速率低密度校验码的构造方法和装置。该方法包括：对于给定LDPC码的原校验矩阵，从与信息比特对应的原校验矩阵部分删除一列子矩阵，在与校验比特对应的原校验矩阵部分扩展一列子矩阵，并且将原检验矩阵增加一行子矩阵，获得新的校验矩阵；确定所述新校验矩阵中子矩阵的位置矩阵；确定所述新校验矩阵中子矩阵的循环系数矩阵。通过本发明的方法和装置，能够简单高效地构造多速率LDPC码，所构造的LDPC码码率变化范围广，变化灵活度高。

技术领域

本发明涉及通信技术领域，尤其涉及一种多速率低密度校验码的构造方法。

背景技术

目前的无线通信场景，例如卫星通信链、地面蜂窝通信等，收发端需要一组包含多个速率的低密度校验码(low-density parity-check，LDPC)来适应无线信道的时变特性，同时要求这组LDPC码有较好的性能并且能够共用同一套编译码器。

在现有技术中，构造这种速率可变LDPC码的方法包括速率兼容LDPC码和和基于行合并及行分解构造的多速率LDPC码。速率兼容LDPC码是在信息位长度不变的条件下，通过改变码长来实现多种速率，在变速率过程中，码字长度也会发生变化，因此，不适合于一些要求数据帧长度固定的通信系统；基于行合并及行分解构造的多速率LDPC码是在码长不变的条件下，通过改变信息位长度来实现多种速率，这种方式能够在码长固定的条件下实现多种速率，但其受到较强的行耦合约束，导致速率变化的灵活度较小，而且码的校验矩阵结构没有充分优化，需要较多的资源来实现编译码器。

因此，需要对现有技术进行改进，以提供一种码长固定并易于实现的多速率LDPC校验码的构造方法。

发明内容

本发明的目的在于克服上述现有技术的缺陷，提供一种多速率LDPC校验码的构造方法。

根据本发明的第一方面，提供了一种多速率低密度校验码的构造方法。该方法包括：

步骤1：对于给定LDPC码的原校验矩阵，从与信息比特对应的原校验矩阵部分删除一列子矩阵，在与校验比特对应的原校验矩阵部分扩展一列子矩阵，并且将原检验矩阵增加一行子矩阵，获得新的校验矩阵；

步骤2：确定所述新校验矩阵中子矩阵的位置矩阵；

步骤3：确定所述新校验矩阵中子矩阵的循环系数矩阵。

在一个实施例中，步骤1包括以下子步骤：

步骤11：从所述与信息比特对应的原校验矩阵部分删除一列子矩阵并增加一行子矩阵；

步骤12：在与所述校验比特对应的原校验矩阵部分扩展一列子矩阵，其中，所扩展的一列子矩阵包括多个全零子矩阵和一个循环置换子矩阵，该循环置换子矩阵位于所扩展的一列子矩阵的最后位置；

步骤13：将所扩展的一列子矩阵放置在所删除的一列子矩阵的位置，获得所述新的校验矩阵。

在一个实施例中，在步骤2，对于M×N的原校验矩阵，通过以下子步骤确定新的校验矩阵中子矩阵的位置矩阵，其中N大于M：

步骤21：将所述原校验矩阵的位置矩阵Z_j的第N-M-1列的元素设置为0；

步骤22：在所述原校验矩阵的位置矩阵Z_j的最后一行之后新增加一行；

步骤23：将新增加行中的第N-M-1列设置为1，并确定新增加行中的其他元素的值，获得所述新校验矩阵的位置矩阵Z_j+1。

在一个实施例中，在步骤23中，以最小化译码门限为目标优化新增加行中的其他元素的值。

在一个实施例中，步骤3包括以下子步骤：