[发明专利]一种用于锁相环的快速响应电荷泵电路

权利要求书

1.一种用于锁相环的快速响应电荷泵电路，其特征在于，包括：自偏置共源共栅偏置电路(1)、DN差分数模转换电路(2)、复制电路(3)、充放电电路(4)及UP差分数模转换电路(5)，其中，所述自偏置共源共栅偏置电路(1)的信号输出端分别连接所述DN差分数模转换电路(2)、复制电路(3)、充放电电路(4)以及UP差分数模转换电路(5)的信号输入端，所述DN差分数模转换电路(2)的信号输出端连接所述复制电路(3)的信号输入端，所述复制电路(3)以及所述UP差分数模转换电路(5)的信号输出端连接所述充放电电路(4)的信号输入端；

所述自偏置共源共栅偏置电路(1)分别为所述DN差分数模转换电路(2)、复制电路(3)、充放电路(4)以及UP差分数模转换电路(5)提供电流偏置，所述DN差分数模转换电路(2)接收外部DN脉冲信号并给所述复制电路(3)提供电信号，所述复制电路(3)给所述充放电电路(4)提供放电信号，所述UP差分数模转换电路(5)接收外部UP脉冲信号并给所述充放电电路(4)提供充电信号，所述充放电电路(4)控制电荷泵的充/放电操作。

2.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述自偏置共源共栅偏置电路(1)包括：基准电流源IREF、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、PMOS管MP1以及PMOS管MP2，其中基准电流源IREF的一端分别与PMOS管MP1的源极以及外部电源VDD相连，基准电流源IREF的另一端分别与NMOS管MN1的漏极、NMOS管MN1的栅极、NMOS管MN2的栅极、NMOS管MN3的栅极、NMOS管MN4的栅极、NMOS管MN7的栅极、NMOS管MN8的栅极、NMOS管M15的栅极以及NMOS管MN16的栅极相连，NMOS管MN1的源极与NMOS管MN2的漏极相连，NMOS管MN2的源极分别与NMOS管MN4的源极以及外部地线GND相连，PMOS管MP1的漏极与PMOS管MP2的源极相连，PMOS管MP2的漏极分别与PMOS管MP1的栅极、PMOS管MP2的栅极、PMOS管MP3的栅极、PMOS管MP4的栅极、PMOS管MP5的栅极、PMOS管MP6的栅极、PMOS管MP13的栅极、PMOS管MP14的栅极、PMOS管MP17的栅极、PMOS管MP18的栅极、PMOS管MP21的栅极、PMOS管MP22的栅极、PMOS管MP25的栅极、PMOS管MP26 的栅极以及NMOS管MN3的漏极相连，NMOS管MN3的源极与NMOS管MN4的漏极相连。

3.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述DN差分数模转换电路(2)包括：PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、NMOS管MN5、NMOS管MN6、NMOS管MN7以及NMOS管MN8，其中PMOS管MP3的源极分别与PMOS管MP5的源极以及外部电源VDD相连，PMOS管MP3的漏极与PMOS管MP4的源极相连，PMOS管MP4的漏极与PMOS管MP7的源极相连，PMOS管MP7的栅极与信号输入端DN相连，PMOS管MP7的漏极分别与PMOS管MP9的源极以及PMOS管MP10的源极相连，PMOS管MP9的漏极分别与PMOS管MP9的栅极、PMOS管MP10的栅极、PMOS管MP11的漏极以及NMOS管MN5的漏极相连，NMOS管MN5的栅极与信号输入端DN1相连，PMOS管MP5的漏极与PMOS管MP6的源极相连，PMOS管MP6的漏极与PMOS管MP8的源极相连，PMOS管MP8的栅极与信号输入端DN1相连，PMOS管MP8的漏极分别与PMOS管MP11的源极以及PMOS管MP12的源极相连，PMOS管MP11的栅极分别与PMOS管MP12的栅极、PMOS管MP12的漏极、PMOS管MP16的栅极、PMOS管MP10的漏极以及NMOS管MN6的漏极相连，NMOS管MN6的栅极与信号输入端DN相连，NMOS管MN5的源极分别与NMOS管MN6的源极以及NMOS管MN7的漏极相连，NMOS管MN7的源极与NMOS管MN8的漏极相连，NMOS管MN8的源极与外部地线GND相连。