[发明专利]用于集成电路中的泄漏电流减少的设备及方法

权利要求书

1.一种集成电路，其包括：

多个数字逻辑子电路，所述多个数字逻辑子电路中的每一者具有多个输入且包括多个逻辑门，其中所述多个数字逻辑子电路中的每一者经配置以提供包括至少一位的经处理信号；以及

多个极化电路，所述多个极化电路中的每一者经配置以接收备用信号，其中所述多个极化电路的第一极化电路经配置以接收包括多个位的数字输入信号且所述多个极化电路的第二极化电路经配置以接收所述经处理信号的所述至少一位的一部分，

其中在所述备用信号被停用时，所述第一极化电路经配置以基于所述数字输入信号而控制所述多个数字逻辑子电路的第一数字逻辑子电路的多个输入，且所述第二极化电路经配置以基于所述经处理信号的所述至少一位的所述部分控制所述多个数字逻辑子电路的第二数字逻辑子电路的多个输入；以及

其中在所述备用信号被激活时，所述第一极化电路经配置以将所述第一数字逻辑子电路的所述多个输入控制为低功率状态，且所述第二极化电路经配置以将所述第二数字逻辑子电路的所述多个输入控制为所述低功率状态；以及

第一多个状态元件，其经配置以从所述多个数字逻辑子电路的至少一个数字逻辑子电路接收所述经处理信号，

其中所述集成电路经配置以当所述备用信号被激活时，所述第一多个状态元件被禁止加载所述经处理信号的值。

2.根据权利要求1所述的集成电路，其中相对于所述第一数字逻辑子电路的至少一个其它状态，所述低功率状态与所述第一数字逻辑子电路的所述多个逻辑门的较小的泄漏电流相关联。

3.根据权利要求1所述的集成电路，其中相对于所述第二数字逻辑子电路的至少一个其它状态，所述低功率状态与所述第二数字逻辑子电路的所述多个逻辑门的较小的泄漏电流相关联。

4.根据权利要求1所述的集成电路，其中相对于所述多个数字逻辑子电路的所有其它状态，所述低功率状态与所述多个逻辑门的最小的泄漏电流相关联。

5.根据权利要求1所述的集成电路，其中所述多个逻辑门包括多个标准单元。

6.根据权利要求1所述的集成电路，其中在所述备用信号被停用时，所述第一极化电路经配置以通过缓冲所述数字输入信号来控制所述第一数字逻辑子电路的所述多个输入且所述第二极化电路经配置以通过缓冲所述数字输入信号来控制所述第二数字逻辑子电路的所述多个输入。

7.根据权利要求1所述的集成电路，其中在所述备用信号被停用时，所述第一极化电路经配置以通过反转所述数字输入信号来控制所述第一数字逻辑子电路的所述多个输入且所述第二极化电路经配置以通过反转所述数字输入信号来控制所述第二数字逻辑子电路的所述多个输入。

8.根据权利要求1所述的集成电路，其进一步包括第二多个状态元件，所述第二多个状态元件经配置以产生所述数字输入信号。

9.根据权利要求1所述的集成电路，其中所述数字逻辑子电路包括组合的逻辑电路。