[发明专利]半导体装置

说明书

实施方式提供一种能够将焊垫彼此适当地接合的半导体装置。根据一实施方式，半导体装置具备：第1芯片，具有第1插塞、及设置在所述第1插塞上的第1焊垫；及第2芯片，具有第2插塞、及设置在所述第2插塞下的第2焊垫。所述第2芯片具备：电极层，和所述第2插塞电连接；电荷蓄积层，在所述电极层的侧面介隔第1绝缘膜而设置；及半导体层，在所述电荷蓄积层的侧面介隔第2绝缘膜而设置。而且，所述第1焊垫与所述第2焊垫接合；所述第1及第2插塞是以在和所述基板的表面垂直的第1方向上，所述第1插塞和所述第2插塞至少一部分不相互重叠的方式配置。

[相关申请]

本申请享受以日本专利申请2018-40790号(申请日：2018年3月7日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置。

背景技术

三维存储器等半导体装置有时是通过利用贴合工序将某个晶片的金属垫和另一晶片的金属垫接合而制造。在该情况下，有因所述金属垫的对准偏离等而导致金属垫彼此未适当地接合的可能性。

发明内容

本实施方式提供一种能够将焊垫彼此适当地接合的半导体装置。

根据一实施方式，半导体装置具备：第1芯片，具有第1插塞、及设置在所述第1插塞上的第1焊垫；及第2芯片，具有第2插塞、及设置在所述第2插塞下的第2焊垫。所述第2芯片具备：电极层，和所述第2插塞电连接；电荷蓄积层，在所述电极层的侧面介隔第1绝缘膜而设置；以及半导体层，在所述电荷蓄积层的侧面介隔第2绝缘膜而设置。而且，所述第1焊垫与所述第2焊垫接合；所述第1及第2插塞是以在和所述基板的表面垂直的第1方向上，所述第1插塞和所述第2插塞至少一部分不相互重叠的方式配置。

另外，所述第1插塞的厚度理想为所述第1焊垫的厚度的2倍以上，所述第2插塞的厚度理想为所述第2焊垫的厚度的2倍以上。

此外，所述半导体装置理想为还具备：第1配线，在设置在所述第1插塞下的第1配线层内延伸，且和所述第1插塞电连接；及第2配线，在设置在所述第2插塞上的第2配线层内延伸，且和所述第2插塞电连接。

此外，所述半导体装置理想为还具备第3插塞，该第3插塞设置在所述第2焊垫上，且以和在所述第2配线层内延伸的各配线非接触的方式配置。

此外，所述第1及第3插塞理想为以在所述第1方向所述第1插塞和所述第3插塞至少一部分不相互重叠的方式配置。

此外，所述半导体装置理想为还具备第4插塞，该第4插塞设置在所述第1焊垫下，且以和在所述第1配线层内延伸的各配线非接触的方式配置。

此外，所述第2及第4插塞理想为以在所述第1方向所述第2插塞和所述第4插塞至少一部分不相互重叠的方式配置。

此外，所述第1及第2焊垫理想含有铜或镍。

此外，所述第1焊垫和所述第2焊垫理想为经由从所述第1焊垫的上表面突出的第1突出部及/或从所述第2焊垫的下表面突出的第2突出部而相互电连接。

此外，所述第1插塞理想为和设置在所述第1插塞的下方的晶体管电连接。

此外，根据一实施方式，半导体装置具备：基板；第1插塞，设置在所述基板的上方；第1焊垫，设置在所述第1插塞上；第2焊垫，设置在所述第1焊垫上，且和所述第1焊垫电连接；以及第2插塞，设置在所述第2焊垫上。所述第1及第2插塞是以在和所述基板的表面垂直的第1方向上，所述第1插塞和所述第2插塞不相互重叠的方式配置。

附图说明

图1是表示第1实施方式的半导体装置的构造的剖视图。

图2是表示第1实施方式的柱状部的构造的剖视图。