[发明专利]半导体器件及其制造方法有效
申请号: | 201810886896.6 | 申请日: | 2018-08-06 |
公开(公告)号: | CN109390387B | 公开(公告)日: | 2023-04-14 |
发明(设计)人: | 吉田芳规;可知刚 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/78;H01L21/336 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 李辉;吕世磊 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
本公开的实施例涉及半导体器件及其制造方法。根据超结结构中的热处理,半导体衬底容易因形成在深沟槽内的绝缘膜的收缩而翘曲。为了解决上述问题,在半导体器件中,元件区域和端子区域被限定在半导体衬底的一个主表面上。端子区域被布置为围绕元件区域。在端子区域中,多个埋置绝缘体以穿透n型扩散层和n型柱层并且到达n型外延层的方式从半导体衬底的主表面形成。埋置绝缘体形成在深沟槽内。多个埋置绝缘体布置为彼此相互相距一定距离呈岛状。
于2017年8月7日提交的包括说明书、附图和摘要在内的日本专利申请No.2017-152430的公开内容通过引用整体并入本文。
技术领域
本发明涉及一种半导体器件及其制造方法,并且特别地,其适用于具有超结结构的半导体器件。
背景技术
电力系统的半导体器件采用超结结构作为用于通过周期性地布置pn结来实现更低的导电电阻和更高的结耐压的结构。为了确保耐压,这种半导体器件被形成为使得端子区域可以围绕形成有诸如金属氧化物半导体场效应晶体管(MOSFET)等功率半导体元件的元件区域。例如,专利文献日本待审查专利申请公开No.2014-154596公开了这种半导体器件。
在超结结构中,形成较深的槽(深沟槽),并且通过深沟槽在其中注入n型掺杂剂和p型掺杂剂;结果,pn结周期性地布置。深沟槽也形成在端子区域以及元件区域中。在形成周期性pn结之后,例如根据化学气相沉积(CVD),在每个深沟槽内形成绝缘膜。
发明内容
例如,当在半导体器件的制造过程中形成MOSFET时,在深沟槽内形成绝缘膜之后形成保护性绝缘膜,以减少由注入引起的损坏。保护性绝缘膜通过热氧化处理来形成。根据热氧化处理,在深沟槽内形成的绝缘膜倾向于收缩。
特别地,在超结结构中,由于在相对较深的沟槽内形成的绝缘膜的收缩,半导体衬底可能向下翘曲。半导体衬底的翘曲在稍后的工艺中造成一些缺点,诸如在半导体制造装置中的运载误差。
根据说明书和附图的描述,其他目的和新颖特征将很清楚。
根据一个实施例的半导体器件包括半导体衬底、元件区域、半导体元件、端子区域、第一区域、多个第一埋置绝缘体和第一柱层。半导体衬底具有第一主表面和第二主表面:在第二主表面一侧设置有第一导电类型的衬底,并且在第一主表面一侧设置有第二导电类型的半导体层。元件区域被限定在半导体衬底的第一主表面一侧。半导体元件形成在元件区域中以在第一主表面与第二主表面之间传导电流。端子区域被限定在半导体衬底的第一主表面一侧并且被布置为围绕元件区域。第一导电类型的第一区域形成在端子区域中,以从第一主表面到达衬底。多个第一埋置绝缘体形成在端子区域中,以从第一主表面到达第一深度。第二导电类型的第一柱层被形成为与第一区域和相应的第一埋置绝缘体接触,具有第一掺杂剂浓度。多个第一埋置绝缘体布置为彼此相距一定距离呈岛状。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810886896.6/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类