[发明专利]一种基于掺铒光纤激光器的高稳定度光孤子产生器

权利要求书

1.一种基于掺铒光纤激光器的高稳定度光孤子产生器，其结构有，光隔离器（7）的输出端通过掺铒光纤（8）与光波分复用器（9）的公共端相连，光波分复用器（9）的980nm端与泵浦光源（10）的输出端相连，光波分复用器（9）的1550nm端与第一光耦合器（11）的输入端相连；第一光耦合器（11）的90％输出端与偏振控制器（1）的输入端相连，偏振控制器（1）的输出端与1×N光开关（2）的公共输入端相连，1×N光开关（2）的N个输出端分别通过光纤组（3）中的N条不同的单模光纤与1×N光耦合器（4）的N个输入端相连，所述的光纤组（3）是由N条长度不同的单模光纤构成的，N是2~8的整数，1×N光耦合器（4）的公共输出端与可饱和吸收体（5）的一端相连；

其特征在于，结构还有，可饱和吸收体（5）的另一端与中心波长调谐装置（6）的输入端相连，中心波长调谐装置（6）的输出端与光隔离器（7）的输入端相连，第一光耦合器（11）的10%输出端与第二光耦合器（12）的输入端相连，第二光耦合器（12）的10%输出端作为最终输出，第二光耦合器（12）的90%输出端与第三光耦合器（13）的输入端相连，第三光耦合器（13）的一个输出端与第四光耦合器（15）的一个输入端相连，第三光耦合器（13）的另一个输出端与缠绕在压电陶瓷（14）上的光纤的一端相连，缠绕在压电陶瓷（14）上的光纤的另一端与第四光耦合器（15）的另一个输入端相连，第四光耦合器（15）的一个输出端与第一光探测器（16）的输入端相连，第四光耦合器（15）的另一个输出端与第二光探测器（17）的输入端相连，第一光探测器（16）的输出端与差分放大电路（18）的一个输入端相连，第二光探测器（17）的输出端与差分放大电路（18）的另一个输入端相连，差分放大电路（18）的输出端与函数变换电路（19）的输入端相连，函数变换电路（19）的输出端与自适应幅度归一电路（20）的信号输入端相连，自适应幅度归一电路（20）的信号输出端与相位比较电路（21）的一个输入端相连，相位比较电路（21）的输出端与单片机（22）相连，单片机（22）与可控频率源（24）的输入控制端相连，可控频率源（24）的正弦信号输出端与相位比较电路（21）的另一个输入端相连，还与压电陶瓷驱动电路（25）的输入端相连，压电陶瓷驱动电路（25）的输出端与压电陶瓷（14）的控制端相连，单片机（22）与温度控制电路（23）的温度设置端相连，温度控制电路（23）的电流输出端与中心波长调谐装置（6）中的半导体热电致冷器（64）相连，温度控制电路（23）的热敏电阻输入端与中心波长调谐装置（6）的热敏电阻（63）相连；

所述的中心波长调谐装置（6）的结构为，在铝块（61）的下表面和散热片（65）的上表面之间夹有半导体热电致冷器（64）；热敏电阻（63）和布拉格光栅(62)贴在铝块(61)的上表面；热敏电阻(63)与温度控制电路(23)的热敏电阻输入端相连；半导体热电致冷器(64)与温度控制电路(23)的电流输出端相连；布拉格光栅(62)的一端与光环行器(66)的第二端口相连，光环形器(66)的第一端口作为中心波长调谐装置（6）的输入端，与所述的可饱和吸收体(5)相连，光环形器(66)的第三端口作为中心波长调谐装置（6）的输出端与所述的光隔离器(7)的输入端相连；

所述的函数变换电路（19）的结构为,电容C3的一端与三角函数转换器U1的管脚12及电阻R2的一端相连，电容C3的另一端作为函数变换电路（19）的输入端，记为端口ACOS_in，与差分放大电路（18）的输出端相连；电阻R2的另一端接地；三角函数转换器U1的管脚2、管脚3、管脚4、管脚5、管脚8、管脚11、管脚13接地，管脚9、管脚10与电容C2的一端及-12V电源相连，电容C2的另一端接地；三角函数转换器U1的管脚6与管脚7相连，管脚16与+12V电源及电容C1的一端相连，电容C1的另一端接地；三角函数转换器U1的管脚1与滑动变阻器W1的滑动端相连，滑动变阻器W1的一端与电阻R1的一端相连，电阻R1的另一端与三角函数转换器U1的管脚14相连，滑动变阻器W1的滑动端作为函数变换电路（19）的输出端，记为端口ACOS_out，与自适应幅度归一电路（20）的输入端相连；所述的三角函数转换器U1的型号为AD639；

所述的自适应幅度归一电路（20）的结构为，电容C9的一端与电阻R3的一端及芯片U2的管脚3相连，电阻R3的另一端接地，电容C9的另一端作为自适应幅度归一电路（20）的输入端，记为端口ADAPT_in，与函数变换电路（19）的端口ACOS_out相连；芯片U2的管脚1、管脚7、管脚8、管脚14均接地，管脚2与管脚4均与+5V电源相连，管脚11与管脚12相连并与电容C5的一端及+5V电源相连，电容C5的另一端接地；芯片U2的管脚13与电容C4的一端相连，电容C4的另一端接地；芯片U2的管脚9与电容C6的一端相连，电容C6的另一端接地；芯片U2的管脚5与电阻R12及电阻R11的一端相连，电阻R12的另一端接地，电阻R11的另一端与运放U4的输出端及电容C8的一端相连，运放U4的正电源端接+5V电源，负电源端接地；电容C8的另一端与电阻R10的一端相连，电阻R10的另一端与运放U4的同相输入端相连；运放U4的反相输入端与滑动变电阻器W3的滑动端相连，滑动变阻器W3的一端与+5V电源相连，滑动变阻器W3的另一端接地；电容C7的一端与电阻R9的一端及运放U4的同相输入端相连，电容C7的另一端接地，电阻R9的另一端与电阻R7的一端及运放U3A的输出端相连，电阻R7的另一端与运放U3A的反相输入端相连；电阻R8的一端与运放U3A的同相输入端相连，另一端接地；运放U3A的正电源端接+5V电源，负电源端接地；芯片U2的管脚10作为自适应幅度归一电路（20）的输出端，记为端口ADAPT_out，与相位比较电路（21）的一个输入端相连；芯片U2的管脚10与二极管D1的正极相连，二极管D1的负极与电阻R4的一端相连，电阻R4的另一端与电阻R5的一端及运放U3A的反相输入端相连，电阻R5的另一端与二极管D2的正极相连，二极管D2的负极与滑动变阻器W2的滑动端相连；滑动变阻器W2的一端与二极管D3的负极相连并接地，滑动变阻器W2的另一端与电阻R6的一端及二极管D3的正极相连，电阻R6的另一端接-5V电源；所述的芯片U2是可变增益放大器芯片，型号是AD8367；

所述的相位比较电路（21）的结构为，电容C10的一端与运放U5的同相输入端及电阻R13的一端相连，电容C10的另一端作为相位比较电路（21）的一个输入端，记为端口PHASE_in1，与自适应幅度归一电路（20）的端口ADAPT_out相连；电阻R13的另一端接地；运放U5的正电源端接+5V电源，负电源端接地，反相输入端接地，输出端接D触发器U6A 的CLK端；D触发器U6A的D端口接地；电容C11一端接地，另一端接D触发器U6A的PR端；电阻R14一端接D触发器U6A的PR端，另一端接D触发器U6A的Q端；D触发器U6A的CLR端接+5V电源，D触发器U6A的Q非端接D触发器U8A的PR端；电容C12的一端与运放U7的同相输入端及电阻R15的一端相连，电容C12的另一端作为相位比较电路（21）的另一个输入端，记为端口PHASE_in2，与可控频率源（24）的端口SineM_out相连；电阻R15的另一端接地；运放U7 的正电源端接+5V电源，负电源端接地，反相输入端接地，输出端接D触发器U6B的CLK端；D触发器U6B 的D端口接地；电容C13一端接地，另一端接D触发器U6B的PR端；电阻R16一端接D触发器U6B的PR端，另一端接D触发器U6B的Q端；D触发器U6B的CLR端接+5V电源，D触发器U6B的Q非端接D触发器U8A的CLR端；D触发器U8A的D端和CLK 端均接地，Q端作为相位比较电路（21）的输出端，记为端口PHASE_out，与单片机（22）的输入端相连；

所述的可控频率源（24）的结构为，热敏电阻Rt1的一端接运放U9的反相输入端，另一端接运放U9的输出端；电阻R17一端接运放U9的反相输入端，另一端接地；运放U9的同相输入端接芯片U11的管脚2，正电源端接+5V电源，负电源端接-5V电源，输出端接芯片U10的管脚2；电容C14的一端接芯片U10的管脚3，另一端接芯片U11的管脚2；电容C15的一端接芯片U11的管脚2，另一端接地；电容C16的一端接芯片U10的管脚5，另一端接地；电容C17的一端接芯片U11的管脚5，另一端接地；芯片U10的管脚1和管脚10接+5V电源，管脚4和管脚6接地；管脚9接电阻R18的一端，管脚8接电阻R19的一端，管脚7接电阻R20的一端；电阻R18的另一端作为可控频率源的一个输入端口，记为端口SineM_in1；电阻R19的另一端作为可控频率源的另一个输入端口，记为端口SineM_in2; 端口SineM_in1和端口SineM_in2与单片机（22）的输入端相连；电阻R20的另一端接+5V电源；芯片U11的管脚1和管脚10接+5V电源，管脚4和管脚6接地；管脚9接电阻R21的一端，管脚8接电阻R22的一端，管脚7接电阻R23的一端；电阻R21的另一端接端口SineM_in1；电阻R22的另一端接端口SineM_in2;电阻R23的另一端接+5V电源；芯片U10的管脚2作为可控频率源的输出端口，记为SineM_out。