[发明专利]一种DDS信号发生器

说明书

本发明公开了一种数字合成三角波、方波、锯齿波的方法，本发明包括基准时钟频率可变输出模块、波形生成模块、相位调节模块三个模块。其中基准时钟频率可变输出模块为波形生成模块提供一个频率可调的基准时钟，波形生成模块主要作用是根据基准时钟生成相应的波形，相位调节模块主要作用是调节信号发生器的初始相位。本发明通过这三个模块的级联构成完整的一种DDS信号发生器。

技术领域

本发明涉及电子技术，具体是一种DDS信号发生器。

背景技术

DDS直接数字式频率合成器(DirectDigital Synthsizer)的简写，目前大部分信号发生器都由DDS技术来产生波形，与传统的频率合成器比较，DDS信号发生器具有成本低，功耗低，高分辨率，转换时间快等优点，广泛使用在电子领域，式实现设备全数字化的一项关键技术。

现有技术中，通常由FPGA或DSP来产生DDS波形，使用由波形量化成的波形数据表，同时截取相位累加器输出的高N位作为查表地址，按照此地址在FPGA或DSP内置的RAM内进行查找，查找的地址对应的数据就是输出的波形点，再通过对该波形点经过DAC后进行滤波，生成所需要的波形。因为只截取相位累加器的高位，去掉低位后，不可避免地会产生相位截断误差，为了减少相位截断误差，N的取值应该尽可能的大，N每增加一位，杂散可改善-6db。但是，随着N的增大，每增加一位N所对应的RAM的容量需要增大一倍，并且FPGA或者DSP所内置的RAM容量往往较小，资源有限，从而导致查表的波表大小有限，进而导致N较小，是的输出波形的杂散度较高，输出波形质量较差。

发明内容

本发明的目的在于提供一种DDS直接频率合成的一种方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种DDS信号发生器的构建，包含以下步骤：

A、首先提供一个基准频率发生模块来产生由分频主时钟频率而得到的任意频率的时钟频率。

B、其次根据基准频率发生模块所产生的频率作为时钟源，生成三角波、锯齿波和方波。

C、最后根据相位控制字和基准频率发生模块所产生的时钟源，对多路方波进行相位调节并输出。

附图说明

图1为本发明的基准频率发生模块输出频率的仿真。

图2为本发明的基准频率发生模块输出频率的对比仿真。

图3为本发明的波形生成模块的仿真

图4为本发明的相位调节模块的仿真

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

第一、本发明提供了一种DDS信号发生器，解决了高精度DDS发生器需要RAM容量较大、波形杂散度高、输出波形质量较差的缺点。

第二、本发明提供的一种DDS信号发生器，其中包括基准频率发生模块、波形发生模块、相位调节模块三个模块。这三个模块关系为级联关系，即基准频率发生模块输出基准频率给波形发生模块和相位调节模块，然后输出相应的波形与相位。