[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件，包括:

第一阵列结构，所述第一阵列结构包括半导体衬底、位于所述半导体衬底上方的第一栅叠层结构、以及贯穿所述第一栅叠层结构的多个第一沟道柱；

第二阵列结构，堆叠在所述第一阵列结构上方，所述第二阵列结构包括位于所述第一栅叠层结构上方的第二栅叠层结构、位于所述第二栅叠层结构上方的半导体层、以及贯穿所述第二栅叠层结构的多个第二沟道柱；

互连结构，位于所述第一阵列结构和所述第二阵列结构之间，所述互连结构包括多条位线；以及

位于所述半导体衬底中的第一公共源区，以及位于所述半导体层中的第二公共源区，

其中，所述多个第一沟道柱的第一端分别连接至所述多条位线中的相应一条位线，所述多个第一沟道柱的第二端连接至所述第一公共源区，所述多个第二沟道柱的第一端直接形成在所述多条位线中的相应一条位线表面上从而与所述相应一条位线对准，所述多个第二沟道柱的第二端连接于所述第二公共源区，

所述第一公共源区和所述第二公共源区经由各自的导电通道连接至所述第二阵列结构的表面。

2.根据权利要求1所述的3D存储器件，其中，所述第一栅叠层结构和所述第二栅叠层结构分别包括交替堆叠的多个栅极导体和多个层间绝缘层，并且所述多个栅极导体图案化为台阶状，从而形成台阶区域，在所述台阶区域提供字线的电连接区。

3.根据权利要求1所述的3D存储器件，其中，在所述第一阵列结构中，所述多个第一沟道柱位于所述第一栅叠层结构的中间区域，在所述第二阵列结构中，所述多个第二沟道位于所述第二栅叠层结构的中间区域。

4.根据权利要求1所述的3D存储器件，其中，所述第一阵列结构还包括位于所述台阶区域的多个第一伪沟道柱，所述多个第一伪沟道柱贯穿所述第一栅叠层结构中的一部分栅极导体且未连接至所述多条位线，所述第二阵列结构还包括位于所述台阶区域的多个第二伪沟道柱，所述多个第二伪沟道柱贯穿所述第二栅叠层结构中的一部分栅极导体且未连接至所述多条位线。

5.根据权利要求1所述的3D存储器件，还包括：位于所述半导体衬底中的CMOS电路。

6.根据权利要求5所述的3D存储器件，还包括：

第一绝缘层，用于围绕绝缘区域，所述第一栅叠层结构和所述第二栅叠层结构位于所述绝缘区域的外部；

第一绝缘叠层结构和第二绝缘叠层结构，位于所述绝缘区域的内部，并且分别与所述第一栅叠层结构和所述第二栅叠层结构相对应；以及

第一导电通道，位于所述绝缘区域的内部，从所述半导体衬底向上延伸，依次贯穿所述第一绝缘叠层结构、所述第二绝缘叠层结构，到达所述第二阵列结构的顶部，

其中，所述第一导电通道提供所述CMOS电路与外部电路之间的电连接。

7.根据权利要求6所述的3D存储器件，其中，所述第一导电通道包括多个导电柱组成的阵列。

8.根据权利要求1所述的3D存储器件，还包括：

第一高压阱区，与所述第一公共源区邻接并且掺杂类型相反；以及

第二高压阱区，与所述第二公共源区邻接并且掺杂类型相反。

9.根据权利要求1所述的3D存储器件，还包括：栅线缝隙，用于将所述第一栅叠层结构和所述第二栅叠层结构中的栅极导电层分割成多条栅线。

10.根据权利要求9所述的3D存储器件，还包括：位于所述栅线缝隙中的导电通道。

11.根据权利要求1所述的3D存储器件，其中，所述第一栅叠层结构中的多个栅极导体与所述多个第一沟道柱形成多个第一晶体管，所述第二栅叠层结构中的多个栅极导体与所述多个第二沟道柱形成多个第二晶体管，所述多个第一晶体管和所述多个第二晶体管的堆叠顺序相反。