[发明专利]一种基于CPLD的雷达发射脉冲检测与保护系统及方法

权利要求书

1.一种基于CPLD的雷达发射脉冲检测与保护系统，其特征在于，包括：

CPLD；

驱动电路，用于将发射触发脉冲信号传输至所述CPLD；

晶体振荡器，用于向所述CPLD提供基准时钟信号；

过占空比检测模块，设置在所述CPLD中，配置成对所述CPLD接收的发射触发脉冲信号进行过占空比检测；

过脉宽检测模块，设置在所述CPLD中，配置成对所述CPLD接收的发射触发脉冲信号进行过脉宽检测；

或逻辑模块，设置在所述CPLD中，用于将所述过占空比检测模块和过脉宽检测模块的输出信号进行或操作，并输出脉冲异常信号。

2.根据权利要求1所述的检测与保护系统，其特征在于，所述过占空比检测模块包括：

分频模块，利用所述基准时钟信号产生检测周期为40ms的时钟以及周期为100ns的计数基准时钟；

第一逻辑模块，在40ms时钟周期内，通过100ns的计数基准时钟检测触发脉冲的高电平时间，与预设的过占空比门限值对应的高电平时间进行比较；

过占空比输出模块，用于输出过占空比比较结果。

3.根据权利要求1所述的检测与保护系统，其特征在于，所述过脉宽检测模块包括：

第二逻辑模块，在触发脉冲高电平周期内，检测触发脉冲的高电平时间，与预设的过脉宽门限值进行比较；

过脉宽输出模块，用于输出过脉宽比较结果。

4.一种基于CPLD的雷达发射脉冲检测与保护方法，其特征在于，包括如下步骤：

步骤一、CPLD内部的分频模块对晶体振荡器产生的基准时钟信号进行分频，以产生检测周期为40ms的时钟以及周期为100ns的计数基准时钟；

步骤二、CPLD内部的第一逻辑模块在40ms时钟周期内，通过100ns的计数基准时钟检测触发脉冲的高电平时间，并与预设的过占空比门限值对应的高电平时间进行比较；如果大于预设的过占空比门限值对应的高电平时间，则通过过占空比输出模块输出异常信号；否则，输出正常信号；

步骤三、CPLD内部的第二逻辑模块，在触发脉冲高电平周期内，检测触发脉冲的高电平时间，与预设的过脉宽门限值进行比较；如果大于预设的过脉宽门限值，则通过过脉宽输出模块输出异常信号；否则，输出正常信号；

步骤四、CPLD内部的或逻辑模块接收步骤二和步骤三的输出信号，并将两个信号进行或操作，最终输出脉冲异常信号。

5.根据权利要求4所述的检测与保护方法，其特征在于，所述步骤二包括：

步骤2.1、CPLD设置一个过占空比检测异常变量Err1，一个过占空比计数变量N1，一个过占空比门限常量Max1；

步骤2.2、CPLD设置两个上升沿检测变量S1、S2，CPLD在每个100ns的基准时钟上升沿，将40ms的时钟信号非阻塞式赋值给S1，并将S1非阻塞式赋值给S2；

步骤2.3、CPLD在每个100ns的基准时钟上升沿，判断S1＝＝1并且S2＝＝0是否成立，若是则对过占空比计数变量N1置0；

步骤2.4、CPLD在每个100ns的基准时钟上升沿，判断发射触发脉冲是否为高电平，若是则过占空比计数变量N1累加1；

步骤2.5、CPLD在每个100ns的基准时钟上升沿，判断变量N1>Max1是否成立；若是则过占空比检测异常变量Err1置1，否则Err1置0。

6.根据权利要求4所述的检测与保护方法，其特征在于，所述步骤三包括：

步骤3.1、CPLD设置一个过脉宽检测异常变量Err2，一个过脉宽计数变量N2，一个过脉宽门限常量Max2；

步骤3.2、CPLD在每个25ns的基准时钟上升沿，判断发射触发脉冲是否出现上升沿，若是则对过脉宽计数变量N2置0；

步骤3.3、CPLD在每个25ns的基准时钟上升沿，判断发射触发脉冲是否为高电平，若是则过脉宽计数变量N2累加1；

步骤3.4、CPLD在每个25ns的基准时钟上升沿，判断变量N2>Max2是否成立；若是则过脉宽检测异常变量Err2置1，否则Err2置0。