[发明专利]形成具有经改善的平坦化均匀性的半导体装置与结构的方法及所得的结构与半导体装置

说明书

本发明涉及形成具有经改善的平坦化均匀性的半导体装置与结构的方法及所得的结构与半导体装置。本发明揭示例如相变存储器装置的半导体装置及结构，其包含耦合到外围区域中的外围导电接触件的外围导电垫。阵列区域可包含耦合到导电线的存储器单元。形成此类半导体装置及结构的方法包含从外围区域移除存储器单元材料且此后从所述阵列区域选择性地移除所述存储器单元材料的部分以界定所述阵列区域中的个别存储器单元。额外方法包含使用外围导电垫及/或所述外围导电垫上方的间隔物材料作为平坦化停止材料而平坦化所述结构。又进一步方法包含部分界定所述阵列区域中的存储器单元，此后形成外围导电接触件，且此后完全界定所述存储器单元。

分案申请信息

本发明专利申请是申请日为2014年9月5日、申请号为201480052485.7、发明名称为“形成具有经改善的平坦化均匀性的半导体装置与结构的方法及所得的结构与半导体装置”的发明专利申请案的分案申请。

优先权主张

本申请案主张2013年9月26日申请的“形成具有经改善平坦化均匀性的半导体装置与结构的方法及其所得结构与半导体装置(METHODS OF FORMING SEMICONDUCTORDEVICES AND STRUCTURES WITH IMPROVED PLANARIZATION UNIFORMITY,AND RESULTINGSTRUCTURES AND SEMICONDUCTOR DEVICES)”的第14/038,164号美国专利申请案的申请日期的权益。

技术领域

本发明的实施例涉及形成具有经改善平坦化均匀性的包含外围区域及阵列区域的半导体装置的方法，以及通过此类方法形成的半导体装置及结构。

背景技术

许多半导体装置包含具有相对较大的外围特征(例如，控制电路)的外围区域及具有相对较小的阵列特征(例如，存储器单元)的阵列区域。在此类半导体装置的制造期间，通常例如通过执行呈化学机械平坦化(CMP)操作的形式的研磨平坦化操作而同时平坦化外围区域及阵列区域两者。例如，在形成相变存储器(PCM)装置中，在阵列区域中形成阵列特征，此后从外围区域移除用于形成阵列特征的材料(例如，单元材料)。在外围区域中形成填充物材料，且通过单一CMP操作平坦化外围区域及阵列区域两者以为形成一些外围特征作准备。

归因于在CMP操作之前外围区域中的填充物材料的厚度的非均匀性、阵列区域及外围区域的厚度的非均匀性，存在CMP操作移除阵列区域中的太多材料或太少材料的显著风险。例如，移除阵列区域中的太多材料可损害阵列特征，从而导致存储器单元材料的污染，且引起性能故障。另外，移除阵列区域中的太多材料可导致阵列特征之间的非所需电短路，其也引起性能故障。类似缺陷及故障可为移除阵列区域中的太少材料的结果。因此，期望改善在半导体装置制造中的平坦化均匀性。

发明内容

本发明的一个方面涉及一种半导体装置结构，其包括：外围区域，其包括：外围导电接触件，其耦合到至少一个晶体管；导电垫，其包括导电材料，所述导电垫耦合到相应的外围导电接触件，所述导电垫各自具有比耦合到其的外围导电接触件的上表面积大的上表面积；及外围沟槽，其使所述导电垫分离；及阵列区域，其包括：存储器单元阵列；及导电线，其各自耦合到所述存储器单元阵列的存储器单元，所述导电线包括与所述外围区域中的所述导电垫相同的导电材料。

本发明的另一方面涉及一种相变存储器装置，其包括：相变存储器单元，其包含相变存储器单元材料，其在第一方向上通过第一沟槽且在第二方向上通过第二沟槽彼此电隔离；导电线，其耦合到在所述第二方向上对准的相变存储器单元；及外围导电垫，其耦合到外围导电接触件，所述外围导电垫具有与所述导电线的上表面共面的上表面。

附图说明

图1说明根据本发明的实施例的包含外围区域及阵列区域的半导体装置的平面视图。