[发明专利]图像感测装置

说明书

图像感测装置。一种图像感测装置包括：像素阵列，该像素阵列包括一个或更多个像素组，每个像素组生成重置信号和数据信号；多条线，所述多条线与所述像素阵列联接，并且被构造成传送从像素阵列中的像素组接收到的重置信号和数据信号；读出电路，该读出电路与多条线联接；第一读出线，该第一读出线与读出电路联接；全局计数器，该全局计数器被联接以对读出重置信号和读出数据信号进行计数；第一存储电路，该第一存储电路与第一读出线联接并且还与全局计数器联接；线控制电路，该线控制电路与第一存储电路联接；第二读出线，该第二读出线与线控制电路联接；以及第二存储电路，该第二存储电路与第二读出线联接并且还与全局计数器联接。

技术领域

该专利文献中公开的技术和实现方式总体上涉及用于包括图像感测装置的电子装置的半导体设计技术。

背景技术

图像感测装置利用半导体的感光特性来捕获图像。图像感测装置通常分为电荷耦合器件(CCD)图像传感器和互补型金属氧化物半导体(CMOS)图像传感器。CMOS图像传感器使得模拟控制电路和数字控制电路二者能够被集成在单个集成电路(IC)中。CMOS图像传感器被广泛用于许多应用中。

发明内容

除了其它方面以外，该专利文献还提供了具有优化的像素信号读出路径的图像感测装置的设计。

根据所公开技术的实施方式，一种图像感测装置包括：像素阵列，该像素阵列包括一个或更多个像素组，每个像素组生成重置信号和数据信号；多条线，所述多条线与所述像素阵列联接，并且被构造成传送从所述像素阵列中的像素组接收到的重置信号和数据信号；读出电路，该读出电路与所述多条线联接，并且该读出电路被构造成(1)在控制信号的第一时段期间基于来自像素组的重置信号来输出读出重置信号并(2)在所述控制信号的第二时段期间基于来自所述像素组的数据信号来输出读出数据信号，并且使所述控制信号在所述第一时段和所述第二时段期间具有不同的逻辑值；第一读出线，该第一读出线与所述读出电路联接，并且被构造成传送与所述像素阵列中的所述像素组关联并且从所述读出电路接收到的读出重置信号和读出数据信号；全局计数器，该全局计数器被联接以对所述读出重置信号和所述读出数据信号进行计数，并且被构造成生成分别作为对所述读出重置信号和所述读出数据信号的响应的用全局计数信号表示的计数值；第一存储电路，该第一存储电路与所述第一读出线联接以接收所述读出重置信号和所述读出数据信号，并且该第一存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号和所述读出数据信号对应的计数值；线控制电路，该线控制电路与所述第一存储电路联接，并且被构造成基于所述控制信号选择性地接收来自所述读出电路的所述读出重置信号并生成分别与所述读出重置信号对应的读出控制信号；第二读出线，该第二读出线与所述线控制电路联接，并且被构造成传送从所述线控制电路接收到的所述读出控制信号；以及第二存储电路，该第二存储电路与所述第二读出线联接以接收来自所述线控制电路的所述读出控制信号，并且该第二存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号对应的计数值。

所述线控制电路可以被构造成选择性地将所述第二读出线与接地电压端子联接。

所述线控制电路可以被构造成基于所述控制信号将所述第一读出线与所述第二读出线联接或者将所述第一读出线与所述第二读出线分离。

所述线控制电路可以在所述控制信号的所述第一时段期间将所述第一读出线与所述第二读出线联接，并且在所述控制信号的所述第二时段期间将所述第一读出线与所述第二读出线分离，所述控制信号的所述第二时段后于所述控制信号的所述第一时段。

所述第一存储电路可以被配置成用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值。

所述第一存储电路可以在所述控制信号的所述第一时段期间存储与所述读出重置信号对应的计数值，并且在所述控制信号的所述第二时段期间存储与所述读出数据信号对应的计数值，所述第二存储电路可以在所述第一时段期间存储与所述读出重置信号对应的计数值，并且在所述控制信号的所述第二时段期间保持已经在所述第一时段期间存储的计数值。