[发明专利]移位寄存器单元、栅极驱动电路、显示装置及驱动方法

权利要求书

1.一种移位寄存器单元，包括第一输入电路、输出控制电路和输出电路；其中，

所述第一输入电路与第一节点连接，且配置为响应于第一控制信号将第一输入信号输出至所述第一节点；

所述输出控制电路与所述第一节点和第二节点连接，且配置为在所述第一节点的电平的控制下，将输出控制信号输出至所述第二节点；

所述输出电路包括输出端，所述输出电路与所述第二节点连接，且配置为在所述第二节点的电平的控制下，将输出信号输出至所述输出端；其中，

所述输出端包括移位输出端和至少一个扫描信号输出端，所述移位输出端用于向与所述移位寄存器单元连接的上下级移位寄存器单元输出移位信号；

其中，所述输出控制电路包括第七晶体管和第一电容；

所述第七晶体管的栅极与所述第一节点连接，所述第七晶体管的第一极与第三时钟信号端连接以接收第三时钟信号作为所述输出控制信号，所述第七晶体管的第二极与所述第二节点连接；

所述第一电容的第一端与所述第一节点连接，所述第一电容的第二端与所述第二节点连接；

所述输出电路包括第十五晶体管、第十六晶体管、第十七晶体管以及第二电容；

所述第十五晶体管的栅极与所述第二节点连接，所述第十五晶体管的第一极与第四时钟信号端连接以接收第四时钟信号作为所述输出信号，所述第十五晶体管的第二极与所述移位输出端连接；

所述第十六晶体管的栅极与所述第二节点连接，所述第十六晶体管的第一极与所述第四时钟信号端连接以接收所述第四时钟信号作为所述输出信号，所述第十六晶体管的第二极与第一扫描信号输出端连接；

所述第十七晶体管的栅极与所述第二节点连接，所述第十七晶体管的第一极与第五时钟信号端连接以接收第五时钟信号作为所述输出信号，所述第十七晶体管的第二极与第二扫描信号输出端连接；

所述第二电容的第一端与所述第二节点连接，所述第二电容的第二端与所述移位输出端连接。

2.根据权利要求1所述的移位寄存器单元，还包括第三节点控制电路；其中，

所述第三节点控制电路与所述第一节点和第三节点连接，且配置为在所述第一节点的电平的控制下，对所述第三节点的电平进行控制。

3.根据权利要求2所述的移位寄存器单元，还包括第一降噪电路；其中，

所述第一降噪电路与所述第一节点、所述第二节点以及所述第三节点连接，且配置为在所述第三节点的电平的控制下，对所述第一节点和所述第二节点进行降噪。

4.根据权利要求1所述的移位寄存器单元，还包括第四节点控制电路；其中，

所述第四节点控制电路与所述第二节点和第四节点连接，且配置为在所述第二节点的电平的控制下，对所述第四节点的电平进行控制。

5.根据权利要求4所述的移位寄存器单元，还包括第二降噪电路；其中，

所述第二降噪电路与所述第二节点、所述第四节点以及所述输出端连接，且配置为在所述第四节点的电平的控制下，对所述第二节点和所述输出端进行降噪。

6.根据权利要求1-5任一所述的移位寄存器单元，其中，所述第一输入电路包括第一晶体管；其中，

所述第一晶体管的栅极与显示控制端连接以接收所述第一控制信号，所述第一晶体管的第一极与第一电压端连接以接收第一电压作为所述第一输入信号，所述第一晶体管的第二极与所述第一节点连接。

7.根据权利要求2所述的移位寄存器单元，其中，所述第三节点控制电路包括第二晶体管、第三晶体管和第四晶体管；其中，

所述第二晶体管的栅极和第一极连接且与第一时钟信号端连接以接收第一时钟信号，所述第二晶体管的第二极与所述第三节点连接；

所述第三晶体管的栅极和第一极连接且与第二时钟信号端连接以接收第二时钟信号，所述第三晶体管的第二极与所述第三节点连接；

所述第四晶体管的栅极和所述第一节点连接，所述第四晶体管的第一极和所述第三节点连接，所述第四晶体管的第二极和第二电压端连接以接收第二电压。