[发明专利]半导体结构的制造方法

说明书

一种半导体装置的形成方法，包含形成介电堆叠于基底上方，并在介电堆叠中图案化接触区，接触区具有多个侧部及露出基底的底部。此方法亦包含形成介电阻障层于接触区中以覆盖这些侧部，以及形成导电阻挡层以覆盖介电阻障层、介电堆叠以及接触区的底部。此方法可包含形成导电层于导电阻挡层上方，以及形成导电阻障层于导电层上方。此方法还可包含形成硅化区于导电层下方的基底中。

技术领域

本公开涉及一种半导体技术，特别涉及一种半导体接触插塞及形成方法。

背景技术

半导体装置广泛地运用在各种电子设备(如智能手机、笔记本电脑、数码相机以及其他设备)中。一般来说，典型半导体装置包含具有主动装置如晶体管、电容器、电感器以及其他元件的基底。这些主动元件初始时互相隔离，并随后在主动装置上方形成内连线结构以创造功能性电路。这样的内连线结构可包含横向内连线，如金属线(布线(wirings))，以及垂直内连线，如导电导孔(vias)或接触插塞。

更小及更快的半导体装置的需求持续增加，其同时可支持更多日益复杂及先进的功能。此微缩化工艺一般通过增加生产效率及降低相关成本而提供了一些益处。然而，这样的微缩化亦增加半导体装置工艺及制造的复杂度。随着先进技术节点(nodes)中半导体装置的尺寸微缩至次微米(sub-micro，亚微米)尺寸，在降低接触插塞尺寸的同时降低接触插塞电阻变得逐渐具有挑战性。需要改善的结构及其制造方法。

发明内容

依据本公开的一些实施例，提供一种半导体结构的制造方法。此方法包含形成介电堆叠于基底上方，并在介电堆叠中图案化接触区，接触区延伸进入基底且具有多个侧部及露出基底的底部；形成介电阻障层于接触区中以覆盖接触区的这些侧部；形成导电阻挡层以覆盖介电阻障层、介电堆叠以及接触区的底部；形成导电层于导电阻挡层上方；形成导电阻障层于导电层上方；以及形成硅化物区于导电层下方的基底中。

依据本公开的一些实施例，提供一种半导体装置。此装置包含：介电堆叠，形成在基底上；接触区，形成于介电堆叠中以及延伸进入基底，接触区具有多个侧部及底部；介电阻障层，形成于接触区的这些侧部上；导电阻挡层，沿接触区的这些侧部形成于介电阻障层及介电堆叠上方；导电层，沿接触区的这些侧部及底部在接触区中形成于导电阻挡层上方；导电阻障层，在接触区中形成于导电层上；导电芯，位于接触区中的导电阻障层上方；以及硅化物区，位于导电层下方的基底中。

依据本公开的一些实施例，提供一种半导体结构的制造方法。此方法包含：沉积介电堆叠于基底上方；形成接触区于介电堆叠中，接触区延伸进入基底且具有多个侧部以及露出基底的底部；沉积第一金属层于接触区中以覆盖接触区的这些侧部及底部；沉积第二金属层于第一金属层上方；以及沉积导电阻障层于第二金属层上方。

附图说明

根据以下详细描述并结合附图阅读时，可最佳地理解本公开的各方面(aspect，方案)。应注意的是，依照产业的标准做法，各种部件(feature)并非依比例绘制。事实上，为使论述明确，各种部件的尺寸可能任意增加或减少。

图1A及图1B描述接触插塞的各种示范实施例的剖面图。

图2至图13是根据一些实施例，于制造接触插塞的各种中间步骤的示范剖面示意图。

图14是根据一些实施例，描述替代型接触插塞的示范剖面示意图。

图15是根据一些实施例，描述制造接触插塞的示范工艺流程。

符号说明

100～接触插塞；

100’～替代型接触插塞；

102～基底；

104、104’～硅化区；

106、108、108a～介电层；