[发明专利]一种兼具图像增强功能的图像处理系统及方法

权利要求书

1.一种兼具图像增强功能的图像处理系统，其特征在于：包括图像增强电路、图像压缩电路、图像显示电路、图像传感器，图像传感器连接图像增强电路，图像增强电路通过总线模块与图像压缩电路相连接，图像压缩电路连接图像显示电路；图像增强电路采用可编程逻辑电路搭建，在可编程逻辑电路上还连接有随机存储器A。

2.根据权利要求1所述的一种兼具图像增强功能的图像处理系统，其特征在于：在所述可编程逻辑电路内主要构建有脉冲计数器、地址生成器、加法电路、通道切换电路、读写控制电路、逻辑选通电路A、逻辑选通电路B及减法电路，所述图像传感器与加法电路相连接，加法电路与通道切换电路相连接，通道切换电路分别与减法电路及读写控制电路相连接，读写控制电路连接随机存储器A；脉冲计数器分别与地址生成器、逻辑选通电路A、逻辑选通电路B、通道切换电路及读写控制电路相连接，地址生成器连接随机存储器A，随机存储器A连接减法电路，逻辑选通电路A和逻辑选通电路B皆与减法电路相连接，减法电路连接通道切换电路和读写控制电路。

3.根据权利要求2所述的一种兼具图像增强功能的图像处理系统，其特征在于：所述加法电路内设置有数据寄存器和加法器，所述图像传感器连接数据寄存器，数据寄存器连接加法器和读写控制电路，加法器连接通道切换电路；所述减法电路内设置有基地址寄存器、寄存器及减法器，所述随机存储器A连接基地址寄存器，基地址寄存器与减法器相连接，减法器与通道切换电路相连接，逻辑选通电路A连接基地址寄存器，逻辑选通电路B连接寄存器，通道切换电路与寄存器相连接，寄存器与减法器相连接，寄存器还与读写控制电路相连接。

4.根据权利要求1~3任一项所述的一种兼具图像增强功能的图像处理系统，其特征在于：所述图像压缩电路内设置有FPGA电路、存储器、PROM、随机存储器B、数字信号处理模块，FPGA电路分别与总线模块、存储器、PROM、随机存储器B及图像显示电路相连接，数字信号处理模块与FPGA电路相连接。

5.根据权利要求4所述的一种兼具图像增强功能的图像处理系统，其特征在于：在所述数字信号处理模块内设置有相互连接的4个数字信号处理器，且在每一个数字信号处理器上扩展有一个随机存储器，每一个数字信号处理器皆与FPGA电路相连接。

6.根据权利要求4或5所述的一种兼具图像增强功能的图像处理系统，其特征在于：在所述FPGA电路内搭建有主控制电路、前端扩展电路、外部存储器控制器、下行缓存器、上行缓存器、数据接口、数据预处理单元、上行BRAM、下行BRAM及接口控制电路，主控制电路通过前端扩展电路与总线模块相连接，主控制电路通过外部存储器控制器与存储器相连接，主控制电路分别通过下行缓存器和上行缓存器连接数据接口，数据接口连接图像显示电路，数据预处理单元连接柱主控制电路上，所述PROM与主控制电路相连接，主控制电路分别与上行BRAM和下行BRAM相连接，上行BRAM和下行BRAM皆与接口控制电路相连接，接口控制电路连接数字信号处理模块。

7.根据权利要求6所述的一种兼具图像增强功能的图像处理系统，其特征在于：在所述FPGA电路内还搭建有后端扩展电路，后端扩展电路通过总线模块连接有接口转换电路，在接口转换电路上连接有上位机。

8.根据权利要求1~3，5，7任一项所述的一种兼具图像增强功能的图像处理系统，其特征在于：所述图像显示电路内设置有解码电路和显示器电路，所述图像压缩电路连接解码电路，解码电路连接显示器电路；还包括与可编程逻辑电路相连接的外围电路及网络接口电路。

9.一种兼具图像增强功能的图像处理方法，采用如权利要求1~8任一项所述的一种兼具图像增强功能的图像处理系统实现，其特征在于：包括以下具体步骤：

1）图像传感器采集图像并传输至图像增强电路内进行图像增强算法处理；

2）经过增强处理后的图像数据进一步利用图像压缩电路进行压缩处理传输；

3）压缩传输处理后的图像数据利用图像显示电路无损还原为原始图像。

10.根据权利要求9所述的一种兼具图像增强功能的图像处理方法，其特征在于：所述步骤3）包括以下具体步骤：

3.1）经过图像之前处理后的数据利用前端控制电路输送至主控制电路内；

3.2）主控制电路通过上行BRAM、下行BRAM、接口控制电路及数字信号处理模块进行图像无损压缩算法处理；

3.3）进行无损算法处理后的图像数据将利用下行缓存器、上行缓存器及数据接口的配合传输至解码电路内；

3.4）解码电路对所得数据进行解码处理，而后传输至显示器电路内进行图像还原，在显示器电路内的显示器上展现出所得图像。