[发明专利]体晶体管和SOI晶体管的共同集成

权利要求书

1.一种电子集成电路芯片，包括：

绝缘体上半导体(SOI)衬底，包括在支撑半导体衬底之上的绝缘层；

第一晶体管，布置在从所述支撑半导体衬底外延的外延半导体延伸的内部和顶部上；

第二晶体管，布置在所述绝缘层上的第一半导体材料层的内部和顶部上，所述第一半导体材料层具有第一厚度；以及

第三晶体管，布置在所述绝缘层上的第二半导体材料层的内部和顶部上，所述第二半导体材料层具有第二厚度，其中所述第二厚度比所述第一厚度大。

2.根据权利要求1所述的电子集成电路芯片，其中所述第一厚度小于20nm。

3.根据权利要求1所述的电子集成电路芯片，其中所述第一厚度在从5nm到20nm的范围内。

4.根据权利要求1所述的电子集成电路芯片，其中所述第一厚度等于7nm±10％。

5.根据权利要求1所述的电子集成电路芯片，其中所述第二厚度大于30nm。

6.根据权利要求1所述的电子集成电路芯片，其中所述第二厚度在从30nm到50nm的范围内。

7.根据权利要求1所述的电子集成电路芯片，其中所述第一厚度等于35nm±10％。

8.根据权利要求1所述的电子集成电路芯片，其中所述第一晶体管是体晶体管，所述第二晶体管是全耗尽绝缘体上硅晶体管，并且所述第三晶体管是部分耗尽绝缘体上硅晶体管。

9.根据权利要求1所述的电子集成电路芯片，进一步包括在所述外延半导体延伸中的绝缘区域，并且其中晶体管栅极在所述绝缘区域之上延伸。

10.一种在同一集成电路芯片上制造三种不同类型晶体管的方法，所述方法包括：

提供绝缘体上半导体结构，所述绝缘体上半导体结构具有在绝缘层之上的具有第一厚度的半导体材料层，所述绝缘层在半导体衬底之上；

掩蔽所述绝缘体上半导体结构的第二区域和第三区域；

氧化在所述绝缘体上半导体结构的第一区域中的所述半导体材料层；

掩蔽所述绝缘体上半导体结构的所述第二区域；

去除所述第一区域中的氧化层；

在所述第一区域中的所述半导体衬底上外延生长第一半导体材料，以形成体半导体区域；

在所述第三区域中的所述半导体材料层上外延生长第二半导体材料，以形成具有第二厚度的半导体材料层；

在所述第一区域中形成在所述体半导体区域中的第一晶体管；

在所述第二区域中形成在具有所述第一厚度的半导体材料层中的第二晶体管；以及

在所述第三区域中形成在具有所述第二厚度的所述外延生长的第二半导体材料中的第三晶体管。

11.根据权利要求10所述的方法，其中所述第一厚度小于20nm。

12.根据权利要求10所述的方法，其中所述第一厚度在从5nm到20nm的范围内。

13.根据权利要求10所述的方法，其中所述第一厚度等于7nm±10％。

14.根据权利要求10所述的方法，其中所述第二厚度大于30nm。

15.根据权利要求10所述的方法，其中所述第二厚度在从30nm到50nm的范围内。

16.根据权利要求10所述的方法，其中所述第二厚度等于35nm±10％。

17.根据权利要求10所述的方法，其中所述第一晶体管是体晶体管，所述第二晶体管是全耗尽绝缘体上硅晶体管，并且所述第三晶体管是部分耗尽绝缘体上硅晶体管。