[发明专利]静电放电自保护电路和自保护方法

说明书

一种静电放电自保护电路，包括集成功率管单元，集成功率管单元包括功率管NM1，功率管NM1为N沟道MOS管，由若干个单位MOS管并联构成，功率管NM1的漏极引出作为集成功率管单元的漏极引脚，功率管NM1的源极引出作为集成功率管单元的接地引脚GND，还包括辅助触发电路，所述辅助触发电路，连接在功率管NM1的漏极与栅极之间，当功率管的漏极引脚发生ESD事件时，辅助触发电路比功率管NM1先导通，以产生导通电流来建立功率管NM1的栅源电压，使功率管NM1的栅源电压达到MOS管的阈值电压，以使构成功率管NM1的若干个单位MOS管均可导通；所述功率管NM1，用以通过复用功率管NM1本身的导通通路来对ESD事件所产生的静电电流进行泄放。

技术领域

本发明涉及集成电路，特别是一种集成功率管的漏极引脚发生ESD事件时的静电放电自保护电路和自保护方法。

背景技术

当前电子产品发展的重要趋势是高集成度化和低成本化，而开关电源以体积小、重量轻和效率高的特点被广泛应用于各种电子产品中。将电源拓扑中的功率开关管集成到控制芯片中是开关电源提高集成度并降低成本的一个重要举措，这项技术也已经被广泛应用。其中，功率开关管是应用在电源的功率电路中的主MOS管，常被简称为功率管；又因该功率开关管在电源电路中的主要作用为开关作用，还可被简称为开关管。

但是由于功率管的开关作用，其工作在导通状态下需通过较大的电流，集成功率管时需要综合考虑其导通内阻、版图面积和过电流能力等；而工作在关断状态下其漏源间又会承受较高的电压，开关瞬间还可能有更高的谐振尖峰，这就要求功率管的耐压选型要满足高压要求，同时功率管漏极为外接引脚，其ESD(静电放电)防护器件的触发设计的要求也相对严格。对于集成功率管漏极的ESD防护，现在主要有采用额外的ESD保护器件和利用功率管器件本身进行自保护两种方式。不管采用哪种方式，静电防护的设计原则都是：当内部电路正常上电或工作时，防护电路保持高阻关断状态，对内部电路性能几乎无影响；而芯片遭受来自外部的静电冲击时，静电防护电路能够及时开启，并迅速将静电电流泄放到衬底，同时将泄放器件电压箝位于较低水平，使得功耗不随电流的增加而持续升高。

采用额外的ESD器件对功率管漏端进行保护时，一般会选取二极管或者三极管器件，要求选型用于防护的器件触发电压Vt1处于功率管漏源击穿电压与正常工作电压值之间(如图1)，图1为常规ESD设计的设计窗口曲线，即防护器件输入端口电压与泄放电流的关系，其中VDD表示被保护芯片电路的电源电压；Vbd表示被保护器件的击穿电压，超过该值时，器件会发生不可恢复的损坏；Vt1和It1分别表示ESD防护器件的触发电压和触发电流，Vh表示ESD防护器件的泄放维持点电压，Vt2和It2分别表示ESD防护器件的失效电压和失效电流。这种方式的优点是防护可靠性高，触发电压可根据工厂提供的器件去选取，但是需要额外的大面积来设计泄放管。因此以面积足够大的功率管器件本身来进行自保护的ESD防护逐渐成为主流的方式，该方式利用到了被保护的功率管本身泄放电流的能力。

现有功率管ESD自保护通常是以其功率管寄生的三极管(以下简称为BJT)作为正向静电泄放器件，如图2所示，发生正向ESD事件时，触发点Vt1决定于寄生BJT管集电极与基极之间的PN结①的雪崩击穿电压，当漏极电压达到Vt1，衬底电阻R_SUB上的电压超过结②的正偏电压后，BJT处于导通状态，电流通过③路径泄放到地。利用寄生BJT的好处在于，保护状态下对功率管的栅极电位无要求，不需要额外的辅助触发电路。但是缺点在于器件触发点可调范围小，只能通过适当加宽漏源宽度以增大R_SUB电阻来减小触发电压，这对芯片面积花费较大；要求漏极节点上的其他器件也必须与功率管耐压值一样或者更高；而且器件的均匀触发不仅依赖于金属布线的一致性，而且受R_SUB电阻一致性的影响，布局中寄生R_SUB大的BJT管会先导通，且导通会拉低功率管漏极电压，使其他未及时导通的BJT无法继续被触发，因此容易发生不均匀触发的问题。

发明内容