[发明专利]一种快速验证FPGA互连线连接正确的方法

说明书

本发明为一种快速验证FPGA互连线连接正确的方法，基于形式验证思想，采用拓扑结构比对，来验证互连线的连接正确。具体从两个方面出发，一是在FPGA设计初期，制定完善的互连线规格说明，根据规格说明，定制互连资源生成工具，生成互连资源文件。二是在芯片设计过程中，采用层次化的设计方法，对所有INSTANCE进行规则命名，使FPGA中每一个SWB都有唯一的标识，电路设计成功后，开发网表解析工具来解析得到实际电路的互连资源。将上述两个互连资源文件进行比对，即可发现设计中存在的问题，实现互连线连接正确性的验证。本发明所提方法可以快速完成FPGA互连线连接正确的验证，覆盖率高达100％，极大的缩短了设计时间。

技术领域

本发明属于电子技术领域。具体涉及可编程逻辑器件(FPGA)互连线的快速验证方法。

背景技术

目前，随着集成电路制造工艺水平的不断提高，器件特征尺寸不断缩小，FPGA规模越来越大，集成模块越来越多，可以实现更加复杂的功能。当前主流FPGA基于SRAM设计，将配置信息下载到相应的配置RAM，通过配置RAM的值来控制对应开关的打开和关闭，实现相应电路的连接。FPGA主要由可编程输入输出、可编程互连和可编程逻辑组成，其中可编程互连包括可编程互连线和可编程互连开关。相对于IO/CLB/DSP/BRAM/SWB等模块来说，FPGA的互连线验证面临很大的挑战。不同于有些ASIC芯片可以采用自动布局布线设计，FPGA的互连需要定制设计，在设计过程中很容易出现互连线短路和开路现象，如何检查出这类错误是非常困难的，当前普遍采用动态仿真的方法来验证互连线的正确性，这种方法不仅速度很慢，而且覆盖率很低。所以亟待需要一种能够快速实现FPGA互连线连接正确的验证方法。本文提出一种基于拓扑结构来验证FPGA互连正确的方法，能有效检查原理图中互连线开路和短路情况，具有实现速度快，覆盖率高(理论高达100％)的优点。

发明内容

本发明的目的是克服现有FPGA互连验证方法的不足，提出一种基于形式验证思想，快速实现FPGA互连验证的方法，可以快速有效的实现FPGA互连验证，可以有效的检查出互连过程中出现的短路和开路情况。

本发明提出的互连验证方法，具体步骤如下：

(1)获取FPGA互连资源GOLDEN文件，作为参考。在FPGA设计初期，制定完善的互连规格说明，指定芯片所采用的互连线类型和数量。由于FPGA规模不断增大，所需要的互连线的种类和数量越来越多。然而，也并不是互连资源越多越好，这需要综合考虑布通率、速度和资源利用等方面，最终制定出切实可行的互连资源。互连线型一般包含线的方向和跨度信息，互连线的方向一般指由驱动点到负载点的方向，方向采用和地图方向一样的定义，即上北(North)、下南(South)、左西(West)、右东(East)。跨度一般是指互连线所跨越CLB的个数，常见的有2倍线、4倍线、5倍线、6倍线和长线等。根据互连线的规格说明，即可以根据互连规格编写对应的互连资源生成程序，这里所说的互连资源是以每个SWB的驱动点为起点的互连线，所有的SWB的驱动点为起点的互连线即构成了整个FPGA芯片的互连资源。

所以在生成整个FPGA芯片的互连资源文件的时候，需要提供FPGA的ARCH文件，这里的ARCH文件是指包含FPGA芯片中SWB行数和列数信息的文件。在FPGA中，SWB以二维形式分布，互连资源生成程序读取ARCH文件获取整个FPGA芯片的SWB行列信息，即可生成整个FPGA芯片的互连资源文件，作为GOLDEN文件。

(2)解析电路网表，得到实际设计电路的互连资源文件。当前FPGA的互连设计仍需要采用原理图设计方法，基于FPGA中模块的重复性高的特点，在电路设计中普遍采用层次化的设计方法。采用层次化的设计方法可以加快设计速度，同时有效缩小原理图的文件大小，提高设计开发速度。针对层次化的设计，需要对电路图中的每个INSTANCE进行有意义的命名，每个INSTANCE名称需要包含模块名字和相应的坐标信息，因为整个电路是多个层次的，所以INSTANCE名字中的坐标信息都是相对坐标。这样根据相对坐标关系，可以得到每个SWB的绝对坐标信息。