[发明专利]非易失性存储器装置和非易失性存储器装置的操作方法

说明书

本申请提供了非易失性存储器装置和非易失性存储器装置的操作方法。所述非易失性存储器装置包括：存储器单元，其包括存储器单元和伪单元；行解码器，其通过字线连接至存储器单元；伪字线偏置电路，其通过伪字线连接至伪单元；写驱动器和读出放大器，其通过位线连接至存储器单元；以及伪位线偏置电路，其通过伪位线连接至伪单元。伪字线偏置电路被构造为将相同或不同的电压施加至对应的各条伪字线，以将选择的伪单元关断，和调整流动通过伪单元的漏电流；并且通过对伪单元中的漏电流的调整而使存储器单元中的漏电流保持在基本均匀的电平。

相关申请的交叉引用

本申请要求于2017年8月11日在韩国知识产权局提交的韩国专利申请No.10-2017-0102540的优先权，该申请的全部内容以引用方式并入本文中。

技术领域

本发明构思的实施例涉及一种半导体存储器，并且更具体地说，涉及一种非易失性存储器装置和非易失性存储器装置的操作方法。

背景技术

非易失性存储器装置是一种即使在断电时仍保留数据的存储器。非易失性存储器装置包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。

PRAM、MRAM、RRAM和FRAM的存储器单元可由于其结构特性而泄漏电流。泄漏的电流(以下称为“漏电流”)是无意中产生的电流。漏电流可在非易失性存储器装置的操作中引起错误，尤其是当漏电流的量在存储器装置的操作期间不均匀时。

发明内容

本发明构思的实施例涉及通过控制存储器单元的漏电流增强非易失性存储器装置的可靠性。

根据本发明构思的实施例，一种非易失性存储器装置包括：存储器单元阵列，其包括形成在主体上的多个存储器单元和伪单元；行解码器，其通过字线连接至存储器单元；伪位线偏置电路，其通过伪位线连接至伪单元；伪字线偏置电路，其通过多条伪字线连接至伪单元，其中伪字线偏置电路被构造为将相同或不同的电压施加至对应的各条伪字线以将选择的伪单元关断和调整流动通过伪单元的伪漏电流；写驱动器和读出放大器，其通过位线连接至存储器单元，其中通过对伪漏电流的调整而使存储器单元中的漏电流保持在实质上均匀的电平。

根据本发明构思的实施例，一种非易失性存储器装置包括：存储器单元阵列，其包括存储器单元和伪单元；行解码器，其通过字线连接至存储器单元；伪字线偏置电路，其通过伪字线连接至伪单元；写驱动器和读出放大器，其通过位线连接至存储器单元并且通过伪位线连接至伪单元；伪位线偏置电路，其通过伪位线连接至伪单元；源极线驱动器，其通过源极线连接至存储器单元并且通过伪源极线连接至伪单元；泄漏检测器，其通过伪源极线连接至伪单元，并且检测流动通过伪单元的漏电流的量；以及体偏置电路，其根据漏电流的量调整其中形成有存储器单元和伪单元的主体的偏置电压。

根据本发明构思的实施例，一种包括存储器单元和伪单元的非易失性存储器装置的操作方法包括：检测流动通过伪单元的漏电流的量；以及根据漏电流的量调整其中形成有存储器单元和伪单元的主体的偏置电压。

根据本发明构思的实施例，伪单元中的每一个中的可变电阻元件可包括钉扎层、隧穿层和自由层，其中，钉扎层具有固定磁化方向，并且自由层具有根据施加至可变电阻元件的电压或电流而变化的磁化方向。

根据本发明构思的实施例，泄漏检测器根据流动通过伪单元的漏电流的量将输出至体偏置电路的使能信号激活或去激活。

根据本发明构思的实施例，存储器单元阵列还包括参考单元，其通过参考源极线连接至源极线驱动器,通过参考位线连接至写驱动器和读出放大器，并且连接至字线。

根据本发明构思的实施例，参考单元中的每一个与存储器单元或伪单元具有相同的结构，并且存储预先确定的数据比特。

附图说明