[发明专利]一种屏蔽栅功率MOSFET器件及其制造方法

说明书

本发明属于半导体器件的制造技术领域，涉及一种屏蔽栅功率MOSFET器件，包括有源区，有源区内包括元胞单元和虚拟元胞单元，虚拟元胞单元在第二导电类型阱区间设有第一类型沟槽，在第一类型沟槽内填充有虚拟屏蔽栅多晶硅、厚氧化层、位于虚拟屏蔽栅多晶硅上部两侧的虚拟栅极多晶硅及虚拟栅氧化层；在第一类型沟槽上依次覆盖有绝缘介质层、源极金属，源极金属通过绝缘介质层内的通孔分别与虚拟屏蔽栅多晶硅、虚拟栅极多晶硅电连接；本发明通过在有源区引入虚拟栅元胞结构，减小了栅极和源极的交叠面积，使得输入电容Ciss和米勒电容Crss降低，进而大幅度降低开关损耗，工艺简单，成本低，市场竞争力更强。

技术领域

本发明涉及一种MOSFET器件及其制造方法，具体是一种屏蔽栅功率MOSFET器件及其制造方法，属于半导体器件的制造技术领域。

背景技术

自20世纪九十年代以来，功率MOSFET最主要的研究方向就是不断降低功耗，包括导通损耗和开关损耗。如今，功率沟槽MOSFET器件已经适用于大多数功率应用电路中，且器件的特性不断接近硅材料的一维极限（表述了器件漂移区特征导通电阻和关断时击穿电压的理论关系）。RESURF技术（REduced SURface Field）的提出，可令耐压为600V的功率沟槽MOSFET器件超过硅材料的一维极限。同样依据RESURF的工作原理，业界又提出分裂栅型沟槽（Split-Gate Trench）MOSFET器件结构，可在低、中压（20V~300V）范围内，打破硅材料的一维极限，拥有较低的导通损耗，器件性能优越。

公开号为102280487A的中国专利《一种新型沟槽结构的功率MOSFET器件及其制造方法》，公开了一种屏蔽栅功率MOSFET器件结构及制造方法。其提出的功率MOSFET器件的特征导通损耗较普通功率MOSFET器件降低了约40%，器件特性得到大幅提升。但仍然存在不足，由于特殊的器件结构，栅极和源极的交叠面积很大，导致输入电容Ciss和米勒电容Crss偏大，开关损耗高，尤其在高频工作条件下更为显著。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种电容改进型屏蔽栅功率MOSFET器件及其制造方法，通过在有源区引入虚拟栅元胞结构，减小了栅极和源极的交叠面积，使得输入电容Ciss和米勒电容Crss降低，进而大幅度降低开关损耗，工艺简单，成本低，市场竞争力更强。

为实现以上技术目的，本发明的技术方案是：一种屏蔽栅功率MOSFET器件，包括有源区，所述有源区内包括若干个相互并联的元胞单元，其特征在于，在所述有源区内还包括若干个与所述元胞单元均匀并列分布的虚拟元胞单元，所述虚拟元胞单元包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型外延层，在所述第一导电类型外延层的上部设有第二导电类型阱区，在所述第二导电类型阱区间设有第一类型沟槽，在所述第一类型沟槽内填充有虚拟屏蔽栅多晶硅、包裹所述虚拟屏蔽栅多晶硅下部的厚氧化层、位于所述虚拟屏蔽栅多晶硅上部两侧的虚拟栅极多晶硅及位于虚拟栅极多晶硅外侧的虚拟栅氧化层；

在所述第一类型沟槽上覆盖有绝缘介质层，在所述绝缘介质层上覆盖有源极金属，所述源极金属通过绝缘介质层内的通孔分别与虚拟屏蔽栅多晶硅、虚拟栅极多晶硅电连接。

为了进一步实现以上技术目的，本发明还提出一种屏蔽栅功率MOSFET器件，包括有源区，其特征在于，在所述有源区内包括若干个均匀并列分布的虚拟元胞单元，所述虚拟元胞单元包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型外延层，在所述第一导电类型外延层的上部设有第二导电类型阱区，在所述第二导电类型阱区间设有第一类型沟槽，在所述第一类型沟槽内填充有虚拟屏蔽栅多晶硅及包裹所述虚拟屏蔽栅多晶硅下部的厚氧化层，在所述虚拟屏蔽栅多晶硅上部的一侧设有虚拟栅极多晶硅，另一侧设有栅极多晶硅，在所述虚拟栅极多晶硅外侧设有虚拟栅氧化层（8），在所述栅极多晶硅外侧设有栅氧化层；

在所述第一类型沟槽上覆盖有绝缘介质层，在所述绝缘介质层上覆盖有源极金属，所述源极金属通过绝缘介质层内的通孔分别与虚拟屏蔽栅多晶硅、虚拟栅极多晶硅电连接。