[发明专利]一种动态随机存储器结构及其形成方法

权利要求书

1.一种动态随机存储器结构的形成方法，其特征在于，包括：

提供一已制备有位元线(10)和字元线(12)的半导体衬底(13)，所述位元线(10)包括突出在所述半导体衬底(13)上的位线导体(16)和在所述位线导体(16)上的位线屏蔽(18)，所述半导体衬底(13)的上表面在所述位元线(10)之间填充有第一牺牲层(17)；

在所述第一牺牲层(17)中形成隔离孔(20)，所述隔离孔(20)的底部至少延伸至位于所述半导体衬底(13)上的接触掩模层(19)，所述隔离孔(20)位于所述位元线(10)之间且对准在所述字元线(12)的位置上；

在所述隔离孔(20)中填充插塞隔离墙(21)；

将剩余的所述第一牺牲层(17)去除，以形成插塞孔(22)，使所述插塞孔(22)阵列配置在所述半导体衬底(13)上；

在所述插塞孔(22)的底部、侧壁以及相邻的所述插塞孔(22)间的所述插塞隔离墙(21)的顶部沉积第一位线间隔层(23)，并在所述第一位线间隔层(23)的表面沉积第二牺牲层(24)；

去除在所述插塞孔(22)的底部、所述插塞隔离墙(21)的顶部的所述第一位线间隔层(23)和所述第二牺牲层(24)，保留在所述插塞孔(22)的侧壁的所述第一位线间隔层(23)和所述第二牺牲层(24)；

在所述插塞孔(22)的底部、所述插塞隔离墙(21)的顶部以及所述第二牺牲层(24)的表面沉积第二位线间隔层(25)；

去除在所述插塞孔(22)的底部、所述插塞隔离墙(21)的顶部的所述第二位线间隔层(25)，更向下刻蚀所述接触掩模层(19)使得所述插塞孔(22)连通至所述半导体衬底(13)，保留在所述插塞孔(22)的侧壁的所述第二位线间隔层(25)，所述第二牺牲层(24)具有显露且夹设在所述第一位线间隔层(23)和所述第二位线间隔层(25)之间的上端面(24A)；

在所述插塞孔(22)中形成第一插塞(26)，所述第一插塞(26)的上表面的高度低于所述位线屏蔽(18)的上表面的高度；

在所述第一插塞(26)上形成插塞层(27)，所述插塞层(27)的上表面的高度高于所述位线屏蔽(18)的上表面的高度；

局部去除所述插塞层(27)以再次裸露出所述第二牺牲层(24)的上端面(24A)，并使形成所述插塞层(27)单离成多个在所述第一插塞(26)上的第二插塞(27A)；

去除所述第二牺牲层(24)，以形成位于所述第一位线间隔层(23)和所述第二位线间隔层(25)之间的空气间隔(28)；

在所述第一位线间隔层(23)和所述第二位线间隔层(25)上覆盖一层遮盖层(29)，以气密封闭所述空气间隔(28)。

2.根据权利要求1所述的形成方法，其特征在于，所述隔离孔(20)非对准投射于所述半导体衬底(13)的有源区(13A)的上方并被所述位元线(10)隔开。

3.根据权利要求1所述的形成方法，其特征在于，所述半导体衬底(13)内形成有隔离结构(11)，所述半导体衬底(13)的上表面形成有源漏极区保护层(14)，所述半导体衬底(13)和所述位线导体(16)之间设置有位线接触(15)。

4.根据权利要求1所述的形成方法，其特征在于，将剩余的所述第一牺牲层(17)去除的步骤包括：

应用酸法刻蚀将剩余的所述牺牲层去除。

5.根据权利要求1所述的形成方法，其特征在于，将所述插塞孔(22)的底部、所述插塞隔离墙(21)的顶部的所述第一位线间隔层(23)和所述第二牺牲层(24)去除的步骤包括：

应用干法刻蚀将所述插塞孔(22)的底部、所述插塞隔离墙(21)的顶部的所述第一位线间隔层(23)和所述第二牺牲层(24)去除；并且，使得位于所述插塞孔(22)侧壁的剩余的所述第一位线间隔层(23)呈“L”形截面，剩余的所述第二牺牲层(24)树立于剩余的所述第一位线间隔层(23)的底部的突出位置上。