[发明专利]被配置为响应于内部命令存储和输出地址的存储器器件

说明书

一种存储器器件，包括第一存储体组、第二存储体组、内部命令生成器和地址输入/输出(I/O)电路。每个存储体组可以包括多个存储体。内部命令生成器生成内部命令，并向第一目标存储体输出内部命令。所述内部命令是基于来自存储器控制器的用于控制第一目标存储体的存储器操作的命令而生成的。地址输入/输出(I/O)电路，接收与所述命令对应的第一地址，基于在与第一命令对应的数据突发操作间隔中是否存在气泡间隔来选择第一地址的存储路径，根据每个内部命令被输出的时间点来控制第一地址的输出。第一地址存储在地址I/O电路中。

相关申请的交叉引用

将2017年11月3日提交的题为“Memory Device Configured to Store andOutput Address in Response to Internal Command and Method of Operating theMemory Device(被配置为响应于内部命令存储和输出地址的存储器器件和操作存储器器件的方法)”的韩国专利申请No.10-2017-0146178通过引用整体并入本文中。

技术领域

本文描述的一个或多个实施例涉及响应于内部命令来控制地址的存储和输出的存储器器件。

背景技术

半导体存储器器件被广泛用于高性能电子系统。一个示例是动态随机存取存储器，它是一种基于存储在电容器中的电荷确定数据值的易失性存储器。另外，已经提出了各种存储器系统以用于高速写入和读取大量数据。这些存储器系统可以基于参考时钟频率来操作，该参考时钟频率不同于用于在存储器器件和存储器控制器之间收发数据的数据时钟频率。然而，使用参考时钟频率和数据时钟频率可能存在缺陷。

发明内容

根据一个或多个实施例，一种存储器器件包括：第一存储体组；第二存储体组，所述第一存储体组和所述第二存储体组中的每一个包括多个存储体；内部命令生成器，基于来自存储器控制器的第一命令生成第一内部命令和第二内部命令，所述第一命令用于控制所述第一存储体组中的第一目标存储体的存储器操作，所述内部命令生成器将所述第一内部命令和所述第二内部命令输出到所述第一目标存储体；以及地址输入/输出(I/O)电路，接收与所述第一命令对应的第一地址，基于在与所述第一命令对应的数据突发操作间隔中是否存在气泡间隔来选择所述第一地址的存储路径，根据所述第一内部命令和所述第二内部命令中的每一个被输出的时间点来控制所述第一地址的输出，并且将所述第一地址存储在所述地址I/O电路中。

根据一个或多个其他实施例，一种半导体器件包括：第一存储体组；第二存储体组，所述第一存储体组和所述第二存储体组中的每一个包括多个存储体；内部命令生成器，所述内部命令生成器基于从存储器控制器接收到的第一命令生成第一内部命令和第二内部命令，所述第一命令控制所述第一存储体组的第一目标存储体的存储器操作，基于从所述存储器控制器接收到的第二命令来生成第三内部命令以在所述第一命令之后控制所述第二存储体组的第二目标存储体的存储器操作，并且所述内部命令生成器输出所述第一内部命令至所述第三内部命令；以及地址输入/输出(I/O)电路，接收所述第一内部命令至所述第三内部命令，从所述存储器控制器接收与所述第一命令对应的第一地址和与所述第二命令对应的第二地址，并且使用基于在从接收到所述第一内部命令的时间点开始的第一时钟周期内是否接收到所述第三内部命令所选择的存储路径来存储所述第一地址和所述第二地址。