[发明专利]基于复合衬底的半导体器件及其制备方法在审
| 申请号： | 201810913224.X | 申请日： | 2018-08-13 |
| 公开（公告）号： | CN110828292A | 公开（公告）日： | 2020-02-21 |
| 发明（设计）人： | 任泽阳;张雅超;张进成;张金风;许晟瑞;苏凯;郝跃 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L23/373 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 郝梦玲 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 复合 衬底 半导体器件 及其 制备 方法 | ||
1.一种基于复合衬底的半导体器件的制备方法，其特征在于，包括：
选取Si衬底层；
在所述Si衬底层下表面生长金刚石层；
在所述Si衬底层上表面生长AlN成核层；
在所述AlN成核层上表面生长GaN缓冲层；
在所述GaN缓冲层上表面生长AlGaN势垒层，以完成所述半导体器件的制备。
2.根据权利要求1所述方法，其特征在于，在所述Si衬底层下表面生长金刚石层，包括：
利用微波等离子体化学气相沉积法在所述Si衬底层下表面生长金刚石层，其中，所述金刚石层的厚度为30～200μm。
3.根据权利要求1所述方法，其特征在于，在所述Si衬底层上表面生长AlN成核层之前，还包括：
利用减薄抛光法减薄并抛光所述Si衬底层。
4.根据权利要求3所述方法，其特征在于，减薄抛光后的所述Si衬底层厚度为1～200μm。
5.根据权利要求1所述方法，其特征在于，在所述Si衬底层上表面生长AlN成核层，包括：
利用磁控溅射法在所述Si衬底层上表面生长所述AlN成核层，其中，所述AlN成核层的厚度为20～100nm。
6.根据权利要求1所述方法，其特征在于，在所述AlN成核层上表面生长GaN缓冲层，包括：
利用金属有机化学气相沉积法在所述AlN成核层上表面生长所述GaN缓冲层，其中，所述GaN缓冲层的厚度为0.1～5μm。
7.根据权利要求1所述方法，其特征在于，在所述GaN缓冲层上表面生长AlGaN势垒层，包括：
利用金属有机化学气相沉积法在所述GaN缓冲层上生长所述AlGaN势垒层，其中，所述AlGaN势垒层的厚度为5～100nm。
8.一种基于复合衬底的半导体器件，其特征在于，自下而上结构包括：金刚石层、Si衬底层、AlN成核层、GaN缓冲层、AlGaN势垒层，所述半导体器件由权利要求1～7任意一项制备方法制备形成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810913224.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
