[发明专利]存储器控制器、包括其的半导体存储系统以及驱动方法

说明书

本发明涉及一种存储器控制器、包括其的半导体存储系统以及驱动所述半导体存储系统的方法。所述存储器控制器可以包括地址控制块。地址控制块可以被配置为：当具有第一逻辑电平的写入数据的数量在可校正范围之内时、并且当与写入目标地址相对应的数据的电平具有第一逻辑电平时，重新映射写入目标地址。

相关申请的交叉引用

本申请要求于2017年11月10日向韩国知识产权局提交的申请号为10-2017-0149743的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的各种实施例可以总体而言涉及存储器控制器，包括其的半导体存储系统，以及驱动该半导体存储系统的方法。更具体地，本公开的实施例涉及一种被配置为控制阻变存储器件的存储器控制器，包括该存储器控制器的半导体存储系统，以及驱动该半导体存储系统的方法。

背景技术

随着对具有高容量和低功耗的存储器件的需求不断上升，已经进行对下一代存储器件的研究。这些下一代存储器件可以是可不需要刷新操作的非易失性器件。

下一代存储器件可能具有多种要求。例如，下一代存储器件可能需要动态随机存取存储器(DRAM)的高容量特性、快闪存储器的非易失性特性、以及静态随机存取存储器(SRAM)的高速度。

下一代存储器件的示例包括相变RAM(PCRAM)器件、纳米浮栅存储器(NFGM)器件、聚合物RAM(PoRAM)器件、磁性RAM(MRAM)器件、铁电RAM(FeRAM)器件、电阻式RAM(ReRAM)器件等。具体地，下一代存储器件可以包括阻变存储器件。

在一个具体示例中，与DRAM器件类似，下一代存储器件可以包括多个存储单元。存储单元可以被布置到多个组中，使得存储器件可以包括存储单元组。每个存储单元组可以称为单元阵列或MAT。此外，存储器件可以包括控制电路，该控制电路被配置为单独驱动每个单元阵列。

然而，当读取与控制电路相邻的存储单元(下文称为“相邻存储单元”)中的数据时，可能因读取干扰而发生读取错误。

发明内容

本公开的示例性实施例提供一种存储器控制器，其能够防止与控制电路相邻的存储单元的读取干扰。

示例性实施例还提供一种包括上述存储器控制器的半导体存储系统。

示例性实施例还提供一种驱动上述半导体存储系统的方法。

在本公开的示例性实施例中，一种存储器控制器可以包括地址控制块。所述地址控制块可以被配置为：当具有第一逻辑电平的写入数据的数量在可校正范围之内时、并且与写入目标地址相对应的数据的电平具有所述第一逻辑电平时，重新映射所述写入目标地址。此时，所述存储器控制器将所述写入数据储存在存储器件中。

在本公开的示例性实施例中，一种半导体存储系统可以包括存储器件和存储器控制器。所述存储器件可以包括存储单元阵列和控制电路块，所述存储单元阵列包括多个存储单元，所述多个存储单元被布置成具有n行和m列的矩阵形状，m和n为正整数，所述控制电路块被布置在所述存储单元阵列的边缘部分处。所述存储器控制器可以被配置为将写入数据、读取命令、写入命令和地址提供给所述存储器件，所述地址提供所述写入数据在所述存储器件中被写入的位置。所述存储器控制器可以包括错误校正码(ECC)块，其被配置为对读取数据进行校正。

所述存储器控制器可以包括数据判定块和地址控制块。所述数据判定块可以被配置为：当具有第一逻辑电平的所述写入数据的数量在所述ECC电路的可校正范围之内时，产生地址改变信号。所述地址控制块可以被配置为：当与写入目标地址相对应的数据具有所述第一逻辑电平、并且当与所述控制电路块相邻的存储单元为空时，在写入操作中利用所述相邻的存储单元的地址来重新映射所述写入目标地址，并且在读取操作中基于所述读取目标地址的重新映射信息来选择读取目标地址和重新映射地址中的一个。