[发明专利]一种低功耗的SAR ADC电容阵列及其开关切换方法

说明书

本发明属于集成电路技术领域，涉及一种低功耗的SAR ADC电容阵列及其开关切换方法，包括P端高位拆分电容、P端次高位电容阵列、P端低位补偿电容和P端低位补偿电容，其上极板均接比较器正向输入V_IP；N端高位拆分电容、N端次高位电容阵列、N端低位拆分电容和N端低位补偿电容的上极板接比较器反向输入V_IN；P端高位拆分电容下极板接控制开关S_MP1、S_MP2，P端次高位电容阵列下极板接控制开关S_Pn‑3……S_P1；N端高位拆分电容下极板接控制开关S_MN1、S_MN2，N端次高位电容阵列下极板接控制开关S_Nn‑3……S_N1；本发明通过把高位电容拆分为两个与次位电容阵列中最高位电容容值相同的并联电容，显著降低了转换过程中差分电容阵列的功耗，具有高速、面积小和低功耗的优点。

技术领域

本发明属于集成电路技术领域，尤其涉及一种低功耗的SAR ADC电容阵列及其开关切换方法。

背景技术

逐次逼近型模数转换器（SAR ADC）是一种中高精度、低转换速率的超低功耗模数转换器。主要包括采样保持电路、比较器、数模转换器（DAC）和控制逻辑模块。相比较于其他结构的模数转换器(ADC)，SAR ADC具有结构简单、面积小、功耗低等优点，因而广泛应用在便携式、医疗等设备中。但传统电荷再分配SAR ADC的电容阵列电容值呈指数递，不仅不利于面积的减小、功耗的优化，而且会影响采样速率的提高。另外，较大的最高位电容会造成电路较大的负载，模拟前端因此要有较大的驱动能力，从而影响整个逐次逼近模数转换器的功耗。

在SAR ADC的电路中，DAC转换过程中消耗的功耗在SAR ADC电路整体功耗占有相当大的比重。近年来，针对优化DAC电容阵列功耗主要分为引入其它参考基准和不引入其它的参考基准两种途径。引入其它参考基准，如第三参考电压（一般为1/2V_REF），甚至是第四、第五种参考电压，可以灵活的改变开关切换策略，达到较高的开关能量利用率，降低转换过程中开关切换产生的功耗。但是，引入新的参考电压需要新的基准电压源，从而增加电路的复杂性以及功耗；另一方面，参考电压都是通过开关管连接电容的上下极板，通常V_REF在数值与电源电压相等，当电源电压（V_REF）较低时，普通CMOS 开关的导通电阻会变得很大，往往需要引入栅压自举开关来解决这个问题，而引入栅压自举开关会带来新的面积和功耗问题。因此，引入其它基准电压的开关切换策略不适用于低供电电源电压的应用。但是在已有的不引入第三参考电压的开关切换策略中，电容阵列的开关切换功耗依然很高，仍有很大的提升空间。

参照图1，文献“A 10-bit 50-MS/s SAR ADC With a Monotonic CapacitorSwitching Procedure[J]. IEEE Journal of Solid-State Circuits, 2010, 45(4):731-740.”发表了一种只采用V_REF和GND作为参考电压的单调开关切换策略，该开关策略虽然仅引入V_REF和GND作为参考电压，并且每次比较之后只有一端电容由V_REF切换到GND，虽然降低了转换过程中的功耗，但是功耗依然很高，仍有很大改进空间。

发明内容

本发明的目的是克服现有技术的缺陷，提出一种采用高位拆分低位补偿的SARADC低功耗的电容阵列及其开关策略，显著地降低了转换过程中差分电容阵列的功耗，具有高速、面积小和低功耗的优点。