[发明专利]逐次逼近寄存器型模拟数字转换器及其控制方法

权利要求书

1.一种逐次逼近寄存器型模拟数字转换器，其特征在于，包括：

第一电容器阵列，用于接收输入信号以产生第一信号,所述第一电容器阵列至少包括并联的第一电容器、第二电容器、第三电容器和第四电容器；

第一比较器，耦接于所述第一电容器阵列，用于比较所述第一信号与第一参考信号，以产生第一比较结果；其中所述第一电容器阵列的第一电容器、第二电容器、第三电容器和第四电容器从最高有效比特到最低有效比特依次排列；

第二电容器阵列，用于接收输入信号以产生第二信号,所述第二电容器阵列至少包括并联的第一电容器、第二电容器、第三电容器第四电容器；

第二比较器，耦接于所述第二电容器阵列，用于比较所述第二信号与第二参考信号，以产生第二比较结果；其中所述第二电容器阵列的第一电容器、第二电容器、第三电容器和第四电容器从最高有效比特到最低有效比特依次排列；

仲裁器，耦接于所述第一比较器和所述第二比较器，用于接收第一比较结果和第二比较结果，并根据第一比较结果和第二比较结果生成仲裁结果；以及

控制电路，耦接于所述第一比较器，所述第二比较器和所述仲裁器，用于根据第一比较结果，第二比较结果和仲裁结果产生输出信号；

其中在所述逐次逼近寄存器型模拟数字转换器的第一周期中，所述控制电路控制所述第一电容器阵列的第二电容器和所述第二电容器阵列的第二电容器的其中一个耦接至正极电压，另一个耦接至负极电压；并且所述控制电路控制所述第一电容器阵列的第一电容器和所述第二电容器阵列的第一电容器同时耦接至正极电压或负极电压；

在所述逐次逼近寄存器型模拟数字转换器的第二周期中，所述控制电路根据所述第二周期的输出信号控制所述第一电容器阵列的第三电容器和所述第二电容器阵列的第三电容器同时耦接至正极电压或负极电压，以及控制所述第一电容器阵列的第二电容器和所述第二电容器阵列的第二电容的其中一个连接到与所述第一周期中相反的电压，另一个不变；并且所述控制电路控制所述第一电容器阵列的第四电容器和所述第二电容器阵列的第四电容器的其中一个耦接至正极电压，另一个耦接至负极电压。

2.如权利要求1所述的逐次逼近寄存器型模拟数字转换器，其特征在于，所述逐次逼近寄存器型模拟数字转换器是每周期两比特的逐次逼近寄存器型模拟数字转换器。

3.如权利要求1所述的逐次逼近寄存器型模拟数字转换器，其特征在于，所述仲裁器是基于时间的仲裁器。

4.如权利要求3所述的逐次逼近寄存器型模拟数字转换器，其特征在于，所述仲裁器通过参考所述第一比较结果的产生时间和所述第二比较结果的产生时间来产生仲裁结果。

5.如权利要求1或4所述的逐次逼近寄存器型模拟数字转换器，其特征在于，当所述第一比较结果的产生时间晚于所述第二比较结果的产生时间，所述仲裁器产生指示所述第一比较结果为正确的仲裁结果，并且如果所述第一比较结果和所述第二比较结果不一致时，则所述控制电路使用所述第一比较结果以产生输出信号；当所述第一比较结果的产生时间早于所述第二比较结果的产生时间，所述仲裁器产生指示第二比较结果为正确的仲裁结果，并且如果所述第一比较结果和所述第二比较结果不一致时，则所述控制电路使用所述第二比较结果产生输出信号。

6.如权利要求4所述的逐次逼近寄存器型模拟数字转换器，其特征在于，所述第一比较器还产生第一有效信号，用于指示所述第一比较结果的产生时间，所述第二比较器还产生第二有效信号，用于指示所述第二比较结果的产生时间，所述仲裁器参考所述第一有效信号和所述第二有效信号以产生仲裁结果。

7.如权利要求4所述的逐次逼近寄存器型模拟数字转换器，其特征在于，所述仲裁器是置位复位锁存器。